基于dsp+fpga影像白板控制器设计

基于dsp+fpga影像白板控制器设计

ID:5940922

大小:28.00 KB

页数:6页

时间:2017-12-29

基于dsp+fpga影像白板控制器设计_第1页
基于dsp+fpga影像白板控制器设计_第2页
基于dsp+fpga影像白板控制器设计_第3页
基于dsp+fpga影像白板控制器设计_第4页
基于dsp+fpga影像白板控制器设计_第5页
资源描述:

《基于dsp+fpga影像白板控制器设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于DSP+FPGA影像白板控制器设计  摘要:本文针对目前市场上的影像白板产品存在的触摸延迟和部分定位误差偏大问题。设计了一款基于DSP+FPGA的影像白板控制器,同时配备高性能摄像头,FPGA通过内部锁相环将主频率倍频至300MHz。第一帧数据在DSP中DMA传输、运算处理的同时FPGA同步控制预处理、缓存第二帧数据,利用FPGA并发运行的特点在FPGA内部设计三个功能模块,实现同步高速数据采集、存储、传输、实时显示的功能。关键词:影像白板;DSP;FPGA;摄像头中图分类号:TN402文献标识码:A目前市场上的影像白板产品,存在的最严重的问题是触摸延迟,使用者操作白板有

2、明显滞后现象。造成操作延迟的主要有三个因素:摄像头输出延迟、数据传输延迟、算法延迟。另外一个问题就是定位精度大部分区域比较精确,部分区域定位误差偏大。造成这个问题的主要有原因有:定位精度与摄像头分辨率、摄像头有效焦距、程序算法密切相关。针对上述问题设计了一款新型的影像白板控制器。1控制器设计思路鉴于以上调研结果,本设计着重考虑以下两方面因素:6(1)摄像头,通过调研基本证明白板的书写流畅度、定位精确度、书写平滑度都与摄像头有着密不可分的关系。所以本系统摄像头拟采用高性能摄像头,鉴于目前没有试验依据做支撑,暂时采用普通摄像头进行试验,根据试验结论随时更换高性能摄像头。(2)数据

3、预处理、传输,本设计充分考虑到目前市场大多影像白板都存在书写滞后现象,所以针对数据传输方面设计时重点考虑以下几个因素:①数据量大:由于数据来源都是摄像头数据,特点是输出数据量大(640*480*2*60byte),如此大的数据量直接由CPU直接读取处理显然是不可取的。需要有一个协处理器对数据进行预处理。②输出速度高:普通摄像头输出速度为60帧/秒,输出主时钟48MHz如此高数据输出,一般CPU根本无法与之对接,必须要有200MHz以上主频CPU与之对接才能保证其数据传输的正确性。③实时显示:由于开发过程中要考虑角度校正以及数据传输正确与否,所以系统设计中还要有液晶显示实现视频

4、数据的同步显示。④可靠性:如果传输过程中由于器件性能原因导致数据丢失或错误,会给后续实现坐标算法带来严重问题。所以所有数据传输中应尽量减少传输路径、避免数据流在PCB中大量搬移。6⑤PCB面积限制:由于本控制器要镶嵌到影像白板内部,所以对整个系统尺寸有严格要求,系统不能过于庞大。⑥系统成本考虑:任何产品的盈利都是以产品成本为基础的,所以本设计也要充分考虑日后的成本因素。在保证产品性能的基础上最大化的降低产品成本。2实现方案考虑到前期调研几个因素,本系统既要保证高速数据传输(60帧/秒)的可靠性,又要保证数据传输的实时性,还需要有视频信号同步显示。如果采用一般单线程(不包含数据

5、缓存设计)数据流方式势必会造成帧数据丢失现象(第一帧数据处理时,同时第二帧数据已经同步输出)。所以协处理器采用ALTERA公司的高速FPGA芯片+双SRAM+LCD的结构模式。FPGA通过内部锁相环将主频率倍频至300MHz。第一帧数据在DSP中DMA传输、运算处理的同时FPGA同步控制预处理、缓存第二帧数据,利用FPGA并发运行的特点在FPGA内部设计三个功能模块,实现同步高速数据采集、存储、传输、实时显示。各模块说明如下:数据采集与预处理模块:本模块是FPGA与摄像头的接口,它通过接收摄像头帧同步、行同步、输出时钟、总线接口采集摄像头数据,舍掉前200行与后200行数据,

6、并且去掉YUV中的色差分量,只保留640*200的一部分视频数据的灰度信息。并同时将数据存入SRAM。6液晶显示模块:液晶显示模块采用320*240TFT彩色LCD实现视频同步显示。液晶驱动程序全部由FPGA内部逻辑实现,由控制单元统一控制其运行。控制单元:是FPGA运行的核心控制部分,承担数据暂存、同步显示、数据传输的所有控制。3控制原理系统启动后首先控制后续DSP进入启动运行状态,当DSP完成对摄像头的参数配置后随即启动数据采集预处理、液晶显示两个模块。首先控制数据采集模块进行采集处理第一帧数据,并将数据写入SRAMA,当一帧数据采集完成后,通过内部总线切换,将数据采集处

7、理模块将第二帧数据写入SRAMB,同时将SRAMA数据总线切换到LCD显示模块进行同步显示,显示完成后,再次将数据总线切换至DSP,并通过中断信号通知DSP进行DMA数据传输,将数据传输至DSP内存进行处理(图中红色箭头数据流方向)。SRAMA显示、DMA数据传输、SRAMB写入完成后,控制器控制两个SRAM再次功能切换,SRAMA写入数据,SRAMB显示传输数据(图中蓝色箭头数据流方向),如此往复实现数据的乒乓操作。实现上述大数据量实时采集、预处理、高速缓存、高速传输、同步显示功能。程序算法流程如图1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。