微机原理-4(总线与时序)ppt课件.ppt

《微机原理-4(总线与时序)ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第四章8086的总线操作和时序本章将面向系统组成介绍8086的总线操作和时序,内容包括8086的两种组态模式、每种组态的引脚定义、总线形成和总线操作时序。最后，将引脚引伸到微机的系统总线。微处理器是微机系统的核心部件，通过引脚与整个系统联系，其外部特性就表现在引脚信号上。在学习芯片的引脚信号时，需关注以下几点：1、引脚的功能－－即脚引信号的定义2、信号的流向－－即信号是从芯片向外输出，还是外部输入芯片，或是双向3、有效电平－－指引脚起作用时的逻辑电平;4、三态能力－－指正常输入/输出高、低电平外，还能输出高

2、阻状态4-18086CPU引脚及其功能一、8086的两种模式最小模式－最大模式－用于单处理器系统。系统中所需的控制信号全部由8086/8088直接产生用于多处理器系统。系统中所需的控制信号由总线控制器8288提供其中：主处理器为8086/8088协处理器有8087（数值）、8089（I/O）二、8086/8088引脚信号功能说明8086CPU的引脚图如下：1、共用的引脚信号说明(1)AD0~AD15－地址/数据复用总线（双向、三态）在总线周期的第一个时钟周期，输出低16位地址（A0~A15),而在总线周期的

3、其它时钟周期内，用于传送数据。当CPU处于“保持响应”状态时，这些引脚处于高阻。（2）A16/S3～A19/S6－地址/状态复用引脚(输出、三态)在总线周期的第一个时钟周期，输出20位地址信息的高四位(A16~A19),而在总线周期的其它时钟周期内，输出状态.(3)BHE/S7－高八位总线允许/状态复用引脚(输出、三态)BHE信号有效,表示对高八位数据线进行读/写操作。S7没定义(4)RD－读信号（输出、三态）有效，表示对存储器或I/O端口读操作，具体是存储器读/IO读由M/IO决定（5）READY－准备就

4、绪（输入）有效，表示存储器或I/O端口已准备就绪，可进行数据传送（6）TEST－测试（输入）（7）INTR－可屏蔽中断请求（输入）（8）NMI－非屏蔽中断请求（输入、上升沿触发）（9）RESET－复位信号（输入）复位时CPU内部寄存器的状态如下：状态标志寄存器F：清除CS:FFFFIP:0000DS、SS、ES:0000指令队列：清除（空）（10）MN/MX－最小/最大模式控制输入端MN/MX＝1：最小模式MN/MX=1:最大模式（11）CLK－时钟输入端（12）VCC/GND－＋5V+10％电源2、最小模

5、式下引脚信号功能说明（1）M/IO(IO/M)－存储器/IO操作选择(三态、输出)用来区别是访问存储器或I/O端口（2）WR－写信号（三态、输出）有效，表示对存储器/IO端口进行写操作（3）INTA－中断响应（输出）（4）ALE－地址锁存允许（输出）（5）DT/R－数据发送/接收（输出、三态）用来控制8086/8088数据传送方向。DT/R＝1：发送DT/R＝0：接收（6）DEN－数据总线允许（输出、三态）总线周期后一段时间有效，DEN用作8286/8287选通信号（7）HOLD－总线保持请求（输入）HLD

6、A－总线保持响应（输出）3、最模式下引脚信号功能说明（1）S2S1S0－总线周期状态（输出、三态）（2）RQ0/GT0、RQ1/GT1－总线请求/允许(输出、三态)（3）LOCK－总线封锁（输出、三态）（4）QSI、QS0－队列状态（输出）用来指示CPU指令队列当前状态，以便外部对8086/8088CPU内部指令队列的动作跟踪。QS1、QS0对应代码含意QS1、QS0队列状态00：无操作未从队列中取指令01：从队列中取出当前指令的第一字节(操作码字节)10：队列空，由于执行转移指令，队列重装填11：从队列中

7、取出指令的后续字节4-28086系统配置一、基本总线接口部件1、时钟发生器－－8284（P-206图5.4）作用：提供8086CPU内部和外部的时间基准信号2、地址锁存器－－8282/8283作用：用来锁存A19/S6～A16/S3、AD15～AD0在T1时刻输出的地址信息。（P-206图5.4）3、双向总线收发器－－8286/8287作用：8086CPU总线负载能力有限，利用总线收发器来增加驱动能力。（P-206图5.4）4、总线控制器－－8288（P-207图5.5）作用：用来产生最大模式下的总线控制信

8、号。二、最小模式系统最小模式系统的典型配置如下：三、最大模式系统最大模式系统的典型配置如下：4-38086CPU时序简介一、指令周期、总线周期和时钟周期1、指令周期－－执行一条指令所需的时间2、总线周期－－完成一次访问存储器或I/O端口所需要的时间3、时钟周期－－CPU处理动作的最小单位。通常4个时钟周期组成一个总线周期。二、典型时序分析1、系统复位（见教材P216）2、最小模式下的总线读周期3、最小模式下的总线