第11章FPGA设计验证ppt课件.ppt

《第11章FPGA设计验证ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第11章设计验证设计验证随着IC集成度的不断提高，系统的规模日益庞大且复杂。验证成为了整个ASIC/FPGA设计流程中的一个瓶颈问题。（目前一个SOC设计中，验证工程师的人数是设计工程师的2倍左右，验证工作占到整个设计的60～70%，而验证代码，则占到了全部代码70～80%左右）验证工作量远大于系统设计工作量。验证和测试是ASIC设计流程中两个不同的环节。验证的目的则是为了确认设计符合设计规范，目前验证一般通过仿真实现。在本课程中验证和仿真不加区分。测试的目的是为了确认生产后的设计产品是否合格、正确，一般由加工厂家或封装测试厂家完成。验证和测试（V

2、erificationvsTest）验证过程是证明设计正确的过程，验证的目的是为了保证设计实现与设计规范是一致的，保证从设计规范开始，经过一系列变换后得到的网表与最初的规范是一致的，整个变换的过程是正确的。验证的概念从自然语言表述的系统规范变换成完整的、可验证和无二义性的系统规范。从系统规范变换成可实现的模块设计规范。从模块设计规范变换成RTL级代码描述。从RTL代码通过综合工具变换成门级网表。从门级网表通过后端布局布线工具变换成具有延时信息的网表。FPGA设计可能包含的几个变换：如设计规范是否正确，有无矛盾之处？设计人员是否正确理解了设计规范，模

3、块设计是否正确地反映了其功能？模块之间的接口是否正确？包含有延时信息的网表的时序是否满足要求？验证过程需要解决的问题验证是一个多次重复的过程，是一个不断向期望结果靠近的过程。从规范到网表之间的变换包含了许多问题传统的电子线路设计验证方法目前的电子线路设计验证方法逻辑设计、画电路图、搭建电路、测试验证随着HDL语言的广泛使用和EDA工具的快速发展。为了设计和验证更复杂的系统，硬件设计工程师在硬件设计中借助于软件工程的经验和研究方法形成了适合高层RTL级描述的硬件系统的设计和验证方法。验证方法Top-Down/Bottom-Up验证方法Top-Down

4、验证法系统级验证：根据系统规范对系统进行建模，并对建立的模型进行验证。功能验证：验证设计的RTL代码应符合系统规范。主要方法--功能仿真(形式化验证为辅)。门级网表验证：通过门级仿真或形式化工具检验RTL代码和综合后的网表是否相等。时序验证：验证综合和布线后含有延时信息的网表时序是否满足要求。对于同步设计一般通过静态时序分析工具完成验证。Top-Down/Bottom-Up验证方法Bottom-Up验证法模块级验证----验证模块的各种工作情况，保证每个单元的设计质量。子系统验证、系统级验证----分层次组装模块进行子系统验证直至完成系统级验证。备

5、注：系统级验证，目标是验证整个设计的功能。验证主要集中在设计和外环境之间能否协调工作。目前主流的两类“验证技术”：验证技术基于形式化的验证-----通过数学的方法，证明设计的功能是否与规范一致。基于TestBench的验证(目前主要的验证方式)----Testbench“利用HDL语言编写的用于验证设计的输入激励序列代码，也就是验证程序”，它实际上就相当于一个测试平台。基于TestBench的验证TB结构模型黑盒验证法设计被当成一个黑盒子，对设计人员而言不知道内部设计细节，根据设计规范，验证设计是否符合规范。黑盒验证可以发现下面类型的错误：初始化和

6、中止错误；接口错误；性能错误；未实现的或实现不正确的功能。由于缺乏可观测性和可控性，黑盒验证很难发现隐藏在设计内部的错误。TB结构模型2、白盒验证法：根据设计的内部细节进行验证，这种方法为设计提供了很好的可控性和可观测性，这种方法有时可称为结构验证法。由于知道设计的内部细节，因此，很容易产生特殊情况的激励，易于检测内部设计的错误，验证环境的建立相对明确、简单，具有较强的针对性，结果检查相对来说也简单一些。白盒测试法的缺点就是验证人员要知道设计内部的细节。3、灰盒验证法：灰盒验证是介于白盒和黑盒验证法之间的一种验证方法。验证人员在既关心规范需求的同时

7、又关心电路的详细设计方案，需要依据两者制定验证方案。如同黑盒验证方法，灰盒验证方法通过顶层接口控制和观察整个设计，但是又需要验证一些重要的特定的设计细节。在一个设计中，通常是这三种方法结合起来一起使用。验证工具1、仿真器仿真器是验证中最常用的工具。仿真器试图创建一个能够模拟真实设计的工作环境，使验证工程师和设计进行交互，在设计生产之前发现设计错误，以减少损失。之所以称为仿真器，是因为它们是真实状态的一种近似。验证人员在仿真器中，通过testbench为设计提供输入激励(为电路建立模拟工作环境)，仿真器通过一定方式与验证人员交互，将电路的输出状态随环

8、境变化的信息反映给验证人员。业界常用的仿真器有：Cadence的NC-Verilog,Synopsys的VCS和Mento