数字频率计的multisim仿真教案资料.ppt

《数字频率计的multisim仿真教案资料.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字频率计的multisim仿真图8-43数字频率计的原理框图1)振荡器及分频器部分由原理框图可知，振荡器及分频器部分有两个不同频率的输出。由石英晶体振荡器产生一个标准频率信号，以待下一步进行分频。分频的系数取决于所选晶振的频率及所需的选通信号频率。这里，我们选用32.768kHz晶体振荡器，因为对它进行分频最低可分出2Hz的标准频率信号，这便于获取0.5Hz的选通信号和控制信号。同时，选择可以进行214分频的4060芯片，通过它可以得到2Hz的频率信号，再加上4027双上升沿JK触发器进行4分频，就可以获取0.5Hz的频率信号。由于受元(器)件限制，这里仅使用了一个

2、函数信号发生器。2)放大整形部分放大整形部分用于对输入的待测信号进行处理。输入信号过大或过小都会影响测量，为了排除这一影响，采用了双二极管限幅电路对过大信号进行限幅处理，再采用一运放对输入待测信号进行了放大，幅度过小的信号也可以通过运放放大达到测量要求。其次，为了获取同频率的待测量信号，需要用一施密特整形电路对限幅放大的信号进行整形处理，以使待测的矩形脉冲及非矩形脉冲转化为同频的方波脉冲，送入选通门，从而产生正常的计数信号。在选通控制门输出高电平时，计数器正常计数，低电平时则由锁存信号锁存数据，此时不计数。放大整形电路如图8-44所示。图8-44放大整形电路3)控制电

3、路部分控制电路是数字频率计正常工作的中枢部分。在这一部分的设计构思过程中，认真对各种频率信号的组合及搭配进行分析，分别得到用来控制计数译码的锁存信号和清零信号，其时序要求如图8-45所示。图8-45计数、锁存和清零信号时序关系图8-46计数、锁存和清零信号时序电路4)计数译码及显示部分为了方便，可以选用带译码器的集成十进制计数芯片40110，该芯片有锁存控制端，可对计数进行锁存。计数部分只显示锁存后的数据，每锁定一次，计数部分跳动一次，更新数据，如此往复。由于受元(器)件限制，这里仅使用了计数芯片74160N，且只做了三位，四位甚至更多位原理相同。计数译码显示电路如图

4、8-47所示。图8-47计数译码显示电路5)总体设计图在调试过程中，采用分部检测的方法逐个检测每一个部分是否能够正常工作。接正弦波输入时，若幅度不符合要求，可加一电容隔去直流从而降低幅度，以保证正常工作。数字频率计总体电路图如图8-48所示。数字频率计原理图此课件下载可自行编辑修改，仅供参考！感谢您的支持，我们努力做得更好！谢谢