简易数字直流电压表的设计.doc

《简易数字直流电压表的设计.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、简易数字直流电压表的设计设计一个简易数字直流电压表。（量程0V-2V、测量速度为大于等于2次/秒、测量误差在±0.05V以内，有超限报警、数码管显示。）3.5.1模块1：系统设计（1）分析任务要求，写出系统整体设计思路从试题的要求分析，主要包括的内容为ADC转换电路的控制、采用定时器定时读取ADC转换器的数据、将ADC转换器的数据计算为对应的电压值，最后在数码管上显示出来。整体设计思路：硬件采用单片机的P0输出数码管的7段码，P2口输出数码管的位控信号。用P1的三个I/O管脚连接ADC转换器的接口，通过查询定时器T0中断标志是否有效来启动ADC转换器的工作，并读取ADC

2、转换器的转换结果。然后，根据ADC转换器的参考电压将ADC转换器的转换结果计算为对应的电压值，并在数码管上显示出来。（2）选择单片机型号和所需外围器件型号，设计单片机硬件电路原理图采用MCS51系列单片机At89S51作为主控制器，外围电路器件包括数码管驱动、AD转换器TLC549、基准电压TL431等。数码管驱动采用2个四联共阴极数码管显示，由于单片机驱动能力有限，采用74HC244作为数码管的驱动。在74HC244的7段码输出线上串联100欧姆电阻起限流作用。AD转换器的参考电压由精密基准电源TL431提供，标准参考电压Vref+为2.5伏,Vref-为0伏。由于0

3、V-2V内的测量误差控制在±0.05V内，因此8位A/D转换器即可满足要求。AD转换器TLC549是以8位开关电容逐次逼近A/D转换器为基础而构造的CMOSA/D转换器。它们设计成能通过3态数据输出和模拟输入与微处理器或外围设备串行接口。TLC549仅用输入/输出时钟（I/OCLOCK）和芯片选择（CS）输入作数据控制。TLC549的IOCLOCK输入频率最高可达1.1MHz。TLC549提供了片内系统时钟，它通常工作在4MHz且不需要外部元件。片内系统时钟使内部器件的操作独立于串行输入/输出的时序并允许TLC548和TLC549象许多软件和硬件所要求的I/OCLOCK

4、和内部系统时钟一起可以实现高速数据传送以及对于TLC549为每秒40,000次转换的转换速度。TLC549的引脚排列分别如图3-17下。如图3-17TLC549的引脚排列TLC549的工作时序如图3-18所示。图3-18TLC549的工作时序转换周期需要36个系统时钟周期（最大为17μs），它开始于CS变为低电平之后I/OCLOCK的第8个下降沿，这适用于该时刻其地址存在于存储器中的通道。在CS变为低电平后，最高有效位（A7）自动被放置在DATAOUT总线上。其余的7位（A6-A0）在前7个I/OCLOCK下降沿由时钟同步输出。TLC549的工作原理TLC549是在单个

5、芯片内的完善的数据采集系统。每一个器件包含内部系统时钟，采样和保持，8位A/D转换器，数据寄存器以及控制逻辑电路。为了提高灵活性和访问速度，器件有两个控制输入：I/OCLOCK和芯片选择（CS）。这些控制输入和与TTL兼容的3态输出易于与微处理器或小型计算机的串行通信。器件可在17μs或更短时间内完成转换。TLC549每25μs重复一次完整的输入-转换-输出（input-conversion-output）周期。内部系统时钟和I/OCLOCK独立使用且不需要任何特定的速度或二者之间的相位关系。这种独立性简化了器件的硬件和软件控制任务。由于这种独立性和系统时钟的内部产生，

6、控制硬件和软件只需关心利用I/O时钟读出先前转换结果和启动转换。内部系统时钟以这种方式驱动转换电路以便控制硬件和软件不需要涉及此项任务。当CS为高电平时，DATAOUT处于高阻状态且I/OCLOCK（I/O时钟）被禁止。正常控制时序为：1.CS被拉至低电平。当CS变为低电平时，前次转换结果的最高有效位（MSB）开始出现在DATAOUT端。2.前4个I/OCLOCK周期的下降沿输出前次转换结果的第2、第3、第4和第5个最高有效位。在I/OCLOCK第4个高电平至低电平的跳变之后，片内采样和保持电路开始对模拟输入采样。采样操作主要包括内部电容器充电到模拟输入电压的电平。3.

7、其后再把三个I/OCLOCK周期加至I/OCLOCK端，在这些时钟周期的下降沿，第6、第7和第8个转换位被移出。4.最后（第8个）时钟周期被加至I/OCLOCK。此时钟周期高电平至低电平的跳变使片内采样和保持电路开始保持功能。保持功能在接着四个内部系统时钟周期内继续进行，在此之后保持功能结束且在下面32个系统时钟周期内完成转换，总共为36个周期。在第8个I/OCLOCK周期之后，CS必须变为高电平，否则I/OCLOCK必须保持低电平达至少36个系统时钟周期以供保持和转换功能的完成。在多个转换周期内CS可保持低电平。在多个转换周期内使CS保