计算机组成原理期末整理.docx

《计算机组成原理期末整理.docx》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、1.计算机系统概论l计算器的性能指标：吞吐量、响应时间、利用率、处理机字长、总线宽度、存储器容量、存储器带宽、主频/时钟周期、CPU执行时间、CPI、MPIS、FLOPSl计算机的硬件组成包含五大功能部件：运算器、存储器、控制器、适配器、输入输出设备l计算机系统的层次结构第5级高级语言级第4级汇编语言级第3级操作系统级第2级一般机器级第1级微程序设计级（或逻辑电路级）l冯.诺依曼型计算机主要设计思想是：采用存储程序的方式，编制好的程序和数据存放在同一存储器中，计算机可以在无人干预的情况下自动完成逐条取出指令

2、和执行指令的任务；在机器内部，指令和数据均以二进制码表示,指令在存储器中按执行顺序存放。主要组成部分有：运算器、控制器、存储器、输入输出设备3.多层次的存储器l存储器（存放程序和数据）是随机存储器半导体存储器只读存储器ROM（存储内容不可变）（是内部存储器，分SRAM和DRAM）随机读写存储器RAM：易失性存储器磁盘存储器：是顺序存储器（存取时间和存储单元的物理位置有关）磁表面存储器是外部存储器、辅助存储器（是非易失性存储器）磁带存储器：是半顺序存储器l存储器的分级结构CPU内：寄存器cache（高速缓冲存

3、储器：高速小容量半导体存储器）主板内：cache主存储器——内存储器（CPU能直接访问）外存储器（存储容量大，位成本低，存放系统程序和大型数据文件及数据库）主板外：磁盘光盘离线：磁带l在物理构成上，存储器系统通常分为3层：高速缓存、主存、辅存l主存储器的性能指标：存储容量、存取时间、存取周期、存储器带宽lSRAM存储器（静态读写存储器）优点：存取速度快缺点：存储容量不如DRAM大特征：锁存器（触发器）作为存储元SRAM的三组信号线：1)地址线An条，指定存储器的容量是2^n个存储单元2)数据线I/Om条，指

4、定存储器的字长是m位3)控制线R/W指定读（R/W高电平）、写（R/W低电平）操作地址译码器输出2^n条选择线，称为行线l目前的SRAM芯片采用双译码方式P67CS片选信号OE读出使能信号读操作：OE有效（低电平），写命令WE=1（高电平）WE写命令写操作：写命令WE=0（低电平）lDRAM存储器（动态读写存储器）P69优点：存储容量极大，常用作计算机的主存储器特征：一个MOS晶体管和电容器组成的记忆电路作为存储元刷新周期：标准是每隔8ms到16ms必须刷新一次；一次读操作会自动刷新选中的所有存储元集中式刷

5、新DRAM的所有行在每一个刷新周期中都被刷新。前一段时间进行正常的读/写操作，后一段时间（8ms至正常读/写周期）作为集中刷新操作时间分散式刷新每一行刷新插入到正常的读/写周期之中l随机存储器分为2种，其中哪一种需要动态刷新？静态读写存储器（SRAM）快，容量小动态读写存储器（DRAM）容量大，电容式（须刷新）l存储器容量的扩展字长位数扩展：地址线和控制线公用，数据线单独分开连接字长存储量扩展：地址线和数据线公用，控制总线中R/W公用，使能端EN不能公有，它由地址总线的高位段译码来决定片选信号lcache存

6、储器cache是一种高速缓冲存储器（能高速向CPU提供指令和数据）是主存的缓冲存储器，由高速的SRAM组成目的：为了解决CPU和主存之间速度不匹配原理：基于程序运行中具有的空间局限性和时间局部性特征lCPU除包含SRAM外，还有逻辑控制：若cache在CPU芯片外，主存/cache控制器；若cache在CPU芯片内，则由CPU提供它的控制逻辑。l数据交换：CPU与cache之间的数据交换是以字为单位cache与主存之间的数据交换是以块为单位l主存与cache的地址映射P921)全相联映射方式（主存的每一块都

7、能复制到cache的任何一块）cache行数：2^r主存块数：2^s每个块（行）由2^w个连续的字组成s位w位标记s字地址w1)直接映射方式（一个主存块只能复制到cache的一个特殊行上）标记s-r行r字地址ws-r位r位w位2)组相联映射方式将cache分成u组，每组有v行u=2^d标记s-d组号d字地址ws-d位d位w位3.指令系统l计算机的程序是由一系列的机器指令组成的。1)微指令：微程序级的命令，属于硬件2)宏指令：由若干条机器指令组成的软件指令，属于软件3)机器指令：介于微指令和宏指令之间，通常简

8、称指令指令系统：所有机器指令的集合指令系统是表征一台计算机性能的重要因素，因为指令是设计一台计算机的硬件和低层软件的接口。CISC复杂指令系统计算机RISC精简指令系统计算机指令系统的性能要求：完备性、有效性、规整性、兼容性l机器指令用机器字表示。表示一条指令的机器字，就称为指令字，简称指令。指令格式：操作码字段OP（指令的操作特性与功能）地址码字段A（参与操作的操作数的地址）n位操作码最多能表示2^n条指令l三