Smart-TV-掀风潮各主要晶片厂商积极布局.doc

《Smart-TV-掀风潮各主要晶片厂商积极布局.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、SmartTV掀風潮　各主要晶片廠商積極布局網路視訊服務已由PC進一步走向TV應用，在TV領域的連網方式，有搭載專屬視訊接受盒、搭配具連網能力周邊設備如藍光播放機或電玩主機，以及直接使TV配備連網功能3種實現方式。依廠商產品策略不同，各有相應產品上市，目前仍未有一方式明顯居主流地位。其中，未來頗被看好的是連網電視朝向智慧電視的發展走向，電視產品歷經類比電視(AnalogTV)轉換數位電視(DTV)、數位電視配備上網能力等演進階段後，隨著賦予電視機更多功能的作業系統與應用程式服務平台日漸成形，今後TV將由單純的可連網，進一步朝智慧化方向發展。2010年9月GoogleTV發表後開始廣

2、為流傳的「智慧電視」(SmartTV)一詞，雖無明確定義，但與一般的連網電視(connectedTV)相較，大致上仍有具備多元化開放式作業系統、與使用者具互動能力、軟硬體可自由升級以實現新功能或增值服務等特色。上述功能差異將造成硬體的規格與要求不同，也象徵著IC設計業者的挑戰與新市場商機。總體而言，在數位電視邁向智慧化的趨勢下，數位電視的單晶片將進一步高度整合，而在連網需求更為廣泛下，Wi-Fi晶片的重要性將更為提升。因應智慧電視風潮，各主要彩電廠商及晶片業者的合作，亦將密切地推行。智慧電視的IC需求分析已逐漸普及的DTV用IC方案，包括從前端接收地面廣播的調諧器(Tuner)，視

3、訊處理相關的解交錯掃描器(De-interlacer)、影像解調器(De-modulator)、類比數位轉換器(ADC)、鎖相迴路(PhaseLockLoop；PLL)、縮放控制器(Scaler)，以及記憶體、電源管理等IC。為追求成本效益，現存DTV用IC方案多將上述視訊處理相關IC整合成1顆系統單晶片(SoC)，屬於類比IC的調諧器和電源管理IC則獨立外接，記憶體除快取(cache)和少數內嵌式DRAM整合進SoC，也多採取外接形式以利配合不同TV規格要求。綜觀主要品牌廠中低階TV機種IC內容，1顆DTVSoC已可實現視訊處理，高階TV機種則依各公司產品策略具不同行銷訴求，再額

4、外搭載所需IC補強功效，例如標榜出色畫質TV可外接繪圖處理核心(GPU)、畫面補償(MEMC)IC，或獨立的視訊處理IC，強調音響表現TV機種則可額外搭載音頻處理IC，為處理3D視訊內容或3D使用介面則可外接畫面頻率轉換器(FrameRateConverter；FRC)與影像處理引擎等等。將連網功能加入DTV，除可採用內嵌乙太網路接收器的DTVSoC外，外接Wi-FiIC亦為可行做法，隨Wi-FiIC價格持續下滑，以及未來數位家庭概念中各周邊裝置內容共用需求，預估DTV搭載Wi-FiIC將逐漸普及。此外，在連網功能朝更加開放的發展趨勢下，更容易觸及網路上內容的版權議題，因此，數位內

5、容權限管理(DigitalRightsManagement；DRM)的處理模塊亦逐漸被整合入DTVSoC中。最後，具連網能力DTV欲進一步演進為SmartTV，作業系統、應用程式、更多網路視訊內容等均增加DTVSoC運算負擔，產生外接CPU專司處理上述原先屬於PC範疇的功能操作。從實驗性質濃厚的GoogleTV硬體配置觀察，採DTVSoC再加上1顆英特爾(Intel)處理器的方案，當中DTVSoC負責處理傳統廣播電視的影音處理與簡單的功能選單操作，英特爾處理器則負責網路瀏覽、應用程式與SmartTV作業環境的相關運算。然而觀察其餘TV品牌SmartTV機種，不論採Android作業

6、平台、Yahoo作業平台或自有平台，多將DTVSoC和作業系統運算CPU進一步整合，英特爾將於2012年推出的下一代SmartTVCPU預料也會提升DTVSoC和CPU整合度。9可連網DTVIC需求─更加高度整合的SoC資料來源：DIGITIMES，2011/5DTVSoC功能需求提升由上觀之，高整合度將成SmartTVIC解決方案明顯的技術發展方向，但DTVSoC進一步整合負責開放作業系統運算的CPU，事實上就等同提升DTVSoC本身運算能力，方足以應付TV智慧化後日趨複雜的處理需求。因此，除關注DTVSoC整合趨勢外，TV朝向智慧化發展對DTVSoC規格演進的影響，亦是值得關注

7、的議題。■ 開放網路環境下的SoC設計挑戰過去連網電視時代(connectedTV)，可瀏覽網頁與隨選視訊內容在TV出廠時已預先設定好，並以工具列形式(widget)供使用者點選，事後無法自由增減或更改工具內容，屬於傳統封閉式作業環境。由於使用者可取得的有限內容，以及可執行的有限應用程式事先就可掌握，TVSoC中該含何種規格編碼解碼能力與運算量為已知，一般而言採用800MHz時脈以下處理器，並搭配Level1快取(L1Cache)與整數運算(IntegerProces