STC89C51单片机硬件结构资料.ppt

STC89C51单片机硬件结构资料.ppt

ID:62089465

大小:1.49 MB

页数:59页

时间:2021-04-15

STC89C51单片机硬件结构资料.ppt_第1页
STC89C51单片机硬件结构资料.ppt_第2页
STC89C51单片机硬件结构资料.ppt_第3页
STC89C51单片机硬件结构资料.ppt_第4页
STC89C51单片机硬件结构资料.ppt_第5页
资源描述:

《STC89C51单片机硬件结构资料.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、§2.4时钟电路及89C51CPU时序§2.6输入/输出端口结构第二章89C51单片机硬件结构和原理§2.289C51单片机引脚及其功能内容提要:§2.189C51单片机内部结构及特点§2.389C51存储器配置§2.5单片机的低功耗工作方式§2.189C51单片机芯片内部结构及特点一、89C51单片机的基本组成图2-1所示位89C51带闪存(FlashROM)单片机的基本结构框图。1、中央处理单元CPU(8位)用于数据处理、位操作(位测试、置位、复位)2、片内4K程序存储器FalshROM用于存放程序、

2、一些原始数据和表格3、随机存取存取器RAM(256B)用于存放可以读/写的数据,如运算的中间结果、最终结果以及欲显示的数据等。4、并行输入/输出口I/O(32线)用作系统总线、扩展外存、I/O接口芯片5、串行输入/输出口UART(二线)串行通信、扩展I/O接口芯片图2-16、两个定时器/计数器T(16位增量可编程)它与CPU之间各自独立工作,当它计数满时向CPU中断7、时钟电路fosc分为内部振荡器、外接振荡电路8、中断系统五源中断、两级优先,可编程进行控制。图2-1二、89C51单片机内部结构89C51

3、单片机与早期Intel的8051/8751/8031芯片的外部引脚和指令系统完全兼容,只不过用FlashROM替代了ROM/EPROM而已。89C51单片机内部结构如图2-2所示。1、中央处理单元(89C51CPU)CPU是单片机的核心,是计算机的控制和指挥中心,由运算器和控制器等部件组成。如图2-2。运算器ALU—8位算术和逻辑运算对4位(半字节)、8位(字节)、16位(双字节)操作算术运算--加、减、乘、除、加1、减1、BCD数十进制调整、比较逻辑运算--与、或、非、异或、求补、移位TMP1,TMP2

4、–8位暂存器ACC–8位累加器累加器ACC经常作为一个操作数经TMP2进入ALU,与来自TMP1的另一个操作数进行运算,结果存入ACC中作为89C51内部数据传送的中间寄存器大部分指令中用注记符A表示,进出堆栈指令时用注记符ACC表示B--8位寄存器如图2-2乘除运算指令中存放一个操作数,操作结束时存放一部分结果乘除指令运算之外时可作通用寄存器PSW--程序状态字寄存器指示指令执行后的状态信息PSW各位单元可供程序查询和判别布尔处理器PSW中的Cy—进位标志位,专门用于处理位操作置位、清0、位取反、位等于

5、1转移、位等于0转移、位等于1转移并清0Cy与其它可寻址位之间进行传送Cy与其它可寻址位之间进行逻辑与、逻辑或操作,结果在Cy中指令中用C表示Cy(2)控制器如图2-22、存储器(1)程序存储器(FlashROM)89C51片内程序存储器容量为4KB,地址从0000H开始,用于存放程序和表格常数。(2)数据存储器(RAM)89C51片内数据存储器为128字节,地址为00H-7FH,用于存放运算的中间结果、数据暂存以及数据缓冲。3、I/O接口89C51有4个与外部交换信息的8位并行接口,即P0-P3。有一个

6、可编程的全双工串行口(UART)89C51/LV51单片机外部引脚封装形式,见右图:§2.289C51单片机引脚及其功能89C511.电源VCC:电源端,+5VVSS:接地,GND2.外接晶体引脚XTAL1和XTAL2XTAL1:片内振荡器反向放大器输入端,接外部晶体振荡器一个脚;由外部输入时钟信号时,该脚接地XTAL2:片内振荡器反向放大器输出端,接外部晶体振荡器一个脚;外部输入时钟信号时由该脚接入XTAL1、XTAL2外接晶体振荡器的谐振频率决定时钟电路的振荡频率图2-3÷2图2-33、控制或复位引脚

7、RST/VPD——当出现两个机器周期高电平时,单片机复位。复位后,P0~P3输出高电平;SP寄存器为07H;其它寄存器全部清0;不影响RAM状态。参考复位电路如下:图2-389C5189C5189C51图2-3=0时,只访问外部程序存储器,即外ROM=1时,访问内部程序存储器,即内ROM/Vpp——内/外ROM选择端在FlashROM编程期间,该端施加编程电压4、输入/输出引脚P0.0~P0.7;P1.0~P1.7;P2.0~P2.7;P3.0~P3.7四个I/O口,每口八条线;还兼作地址/数据线。EAE

8、AEAALE//PROG——地址锁存控制端提供1/6fosc振荡频率;为其内的FlashROM输入编程脉冲/PSEN——外部程序存储器的读选通信号端图2-3时钟发生器内部结构§2-389C51存储器配置一、89C51单片机的内存结构)(外部K64RAM数据存储器程序存储器物理上分为:4个空间,即片内FlashROM、片外ROM片内RAM、片外RAM逻辑上分为:3个空间,片内、片外统一编址程序存储器:0000H-FFFFHMOV

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。