模块八检测题(答案)

模块八检测题(答案)

ID:6426265

大小:1.00 MB

页数:8页

时间:2018-01-13

模块八检测题(答案)_第1页
模块八检测题(答案)_第2页
模块八检测题(答案)_第3页
模块八检测题(答案)_第4页
模块八检测题(答案)_第5页
资源描述:

《模块八检测题(答案)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、模块八检测题答案(一)填空题:1.触发器的逻辑功能通常可用、、和等多种方法进行描述。(功能真值表,逻辑函数式,状态转换图,时序波形图)2.组合逻辑电路的基本单元是,时序逻辑电路的基本单元是。(门电路,触发器)3.触发器具有“空翻”现象,且属于触发方式的触发器;为抑制“空翻”,人们研制出了触发方式的JK触发器和D触发器。(钟控RS,电平,边沿)4.JK触发器具有、、和四种功能。欲使JK触发器实现的功能,则输入端J应接,K应接。(置0,置1,保持,翻转,1,1)5.同步RS触发器的状态变化是在时钟脉冲期间发生的,主从触发器的状态转变是在时钟脉冲发生的。(CP=1,下降沿)6.时序逻辑电路按各位触发

2、器接受信号的不同,可分为步时序逻辑电路和步时序逻辑电路两大类。在步时序逻辑电路中,各位触发器无统一的信号,输出状态的变化通常不是发生的。(时钟脉冲控制,同,异,异,时钟脉冲控制,同一时刻)7.分析时序逻辑电路时,首先要根据已知逻辑的电路图分别写出相应的方程、方程和方程,若所分析电路属于步时序逻辑电路,则还要写出各位触发器的方程。(驱动,输出,次态,异,时钟脉冲)88.寄存器可分为寄存器和寄存器,集成74LS194属于移位寄存器。用四位移位寄存器构成环行计数器时,有效状态共有个;若构成扭环计数器时,其有效状态是个。(数码,移位,双向,4,8)9.74LS194是典型的四位型集成双向移位寄存器芯片

3、,具有、并行输入、和等功能。(TTL,左移和右移,保持数据,清除数据)10.逻辑图输入端子有圆圈的表示触发,输出端子有圆圈的表示;不带三角符号的表示方式,带三角符号的表示方式;带三角符号及圆圈的表示触发,有三角符号不带圆圈的表示触发。(低电平,“非”,电位触发,边沿触发方式,下降沿,上升沿)(二)判断题(错)1.基本的RS触发器具有“空翻”现象。(错)2.钟控的RS触发器的约束条件是:R+S=0。(对)3.主从型JK触发器的从触发器开启时刻在CP下降沿到来时。(错)4.触发器和逻辑门一样,输出取决于输入现态。(对)5.D触发器的输出总是跟随其输入的变化而变化。(错)6.凡采用电位触发方式的触发

4、器,都存在“空翻”现象。(对)7.集成计数器通常都具有自启动能力。(对)8.使用3个触发器构成的计数器最多有8个有效状态。(错)9.同步时序逻辑电路中各触发器的时钟脉冲CP不一定相同。(对)10.利用集成计数器芯片的预置数功能可获得任意进制的计数器。(对)11.555定时器可以组成产生脉冲和对信号整形的各种单元电路。(错)12.逻辑图中带三角符号的表示电位触发方式。(三)选择题1.仅具有置“0”和置“1”功能的触发器是(C)。A、基本RS触发器B、钟控RS触发器C、D触发器D、JK触发器82.由与非门组成的基本RS触发器不允许输入的变量组合为(A)。A、00B、01C、10D、113.钟控RS

5、触发器的特征方程是(D)。A、B、C、D、4.仅具有保持和翻转功能的触发器是(B)。A、JK触发器B、T触发器C、D触发器D、Tˊ触发器5.触发器由门电路构成,但它不同门电路功能,主要特点是(C)A、具有翻转功能B、具有保持功能C、具有记忆功能6.TTL集成触发器直接置0端和直接置1端在触发器正常工作时应(C)A、=1,=0B、=0,=1C、保持高电平“1”D、保持低电平“0”7.按触发器触发方式的不同,双稳态触发器可分为(C)A、高电平触发和低电平触发B、上升沿触发和下降沿触发C、电平触发或边沿触发D、输入触发或时钟触发8.为避免“空翻”现象,应采用(B)方式的触发器。A、主从触发B、边沿触

6、发C、电平触发D、上述均包括9.为防止“空翻”,应采用(C)结构的触发器。A、TTLB、MOSC、主从或维持阻塞10.描述时序逻辑电路功能的两个必不可少的重要方程式是(B)。A、次态方程和输出方程B、次态方程和驱动方程C、驱动方程和时钟方程D、驱动方程和输出方程11.四位移位寄存器构成的扭环形计数器是(B)计数器。A、模4B、模8C、模1612.能用于脉冲整形的电路是(C)。A、双稳态触发器B、单稳态触发器C、施密特触发器(四)简述题1.触发器和门电路有何联系和区别?在输出形式上有何不同?分别为哪种电路的基本单元?8答:门电路的输出仅取决于其输入,触发器的输出不仅与输入现态有关,而且还与原来输

7、出状态有关,即具有记忆性。门电路的输出只有一个,触发器的输出是互非的两种状态。时序逻辑电路的基本单元是触发器,组合逻辑电路的基本单元是门电路。2.何谓“空翻”现象?抑制“空翻”可采取什么措施?答:所谓“空翻”,是指触发器在一个CP脉冲为1期间输出状态发生多次变化的现象。抑制“空翻”的最有效方法就是选用边沿触发方式的触发器。3.触发器有哪几种常见的电路结构形式?它们各有什么样的动作特点?答:触发器常

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。