芯片管脚排列图整理

《芯片管脚排列图整理》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、附录7常用集成电路引脚排列一、集成运算放大器附录图7.1LM741附录图7.2LM324附录图7.3LM358附录图7.40P07二、集成比较器三、集成功率放大器附录图7.5LM339附录图7.6LM311附录图7.7LM386附录图7.8LM380四、555时基电路附录图7.9556双时基电路附录图7.10555时基电路五、74系列TTL集成电路附录图7.1374LS04六反相器附录图7.1474LS08四2输入正与门附录图7.1174LS00四2输入附录图7.1274LS02四2正与非门输入正或非门附录图1774LS14六反附录图1874LS27三输入

2、相器施密特触发器正或非门附录图1574LS10三3输入附录图1674LS13双4输入正正与非门与非门（有施密特触发器）附录图1974LS32四2输入附录图2074LS86四异或门正或门附录图7.2174LS42、74145附录图7.2274LS46、47、48、4线–10线译码器247、248249BCD七段译码器/驱动器附录图2374LS73双下降附录图2474LS74双上升沿D沿JK触发器触发器附录图2574H78双主从JK触发器附录图2674LS90十进制异步计数器（公共时钟、公共清除）附录图2774LS1383线–8线附录图.2874LS139双2

3、译码器线–4线译码器附录图2974LS160十进制附录图3074LS190十进制同步计数器同步加/减计数器附录图3174LS192十进制同步附录图3274LS1944位双向加/减计数器（双时钟）移位寄存器（并行存取）74LS1934位二进制同步加/减计数器（双时钟）附录图7.334001四2输附录图7.344002双4入正或非门输入正或非门六、CMOS集成电路附录图.374013双主从附录图384017十进制计数/型D触发器脉冲分配器附录图7.354011四2输入附录图7.364012双4输正与非门入正与非门附录图7.414071四附录图7.424070四

4、异输入正或门或门附录图7.394022八进制计附录图7.404023三3输数/脉冲分配器入正与非门附录图7.4540106六施附录图7.464082双4输入密特触发器正与门附录图7.434066四双向附录图7.444069六模拟开关反相器附录图7.4940192十进制同步加附录图7.5040194双向移位/减计数器（双时钟）寄存器（并行存取）40193四位二进制加/减计数器（双时钟）附录图7.4740110计数/附录图7.4840160锁存/七段译码/驱动器十进制同步计数器附录图514511二进制七段附录图5245128选1数据选择器译码器附录图53402

5、7双JK触发器附录图7.544025三3输入正或非门CD4060引脚排列CD40110引脚排列