第五章 存储系统和结构

《第五章 存储系统和结构》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、习题1．如何区别存储器和寄存器?两者是一回事的说法对吗?2．存储器的主要功能是什么?为什么要把存储系统分成若干个不同层次?主要有哪些层次?3．什么是半导体存储器?它有什么特点?4．SRAM记忆单元电路的工作原理是什么?它和DRAM记忆单元电路相比有何异同点?5．动态RAM为什么要刷新?一般有几种刷新方式?各有什么优缺点?6．一般存储芯片都设有片选端#CS，它有什么用途?7．DRAM芯片和SRAM芯片通常有何不同?8．有哪几种只读存储器?它们各自有何特点?9．说明存取周期和存取时间的区别。10．一个1

2、K×8的存储芯片需要多少根地址线、数据输入线和输出线?画出主存字地址和字节地址的分配情况。11.某机字长32位，其存储容量是64KB，按字编址的寻址范围是多少？若主存以字节编址，画出主存字地址和字节地址的分配情况。12．一个容量为16K×32位的存储器，其地址线和数据线的总和是多少?当选用下列不同规格的存储芯片时，各需要多少片?1K×4位，2K×8位，4K×4位，16K×l位，4K×8位，8K×8位13．现有1024×l的存储芯片，若用它组成容量为16K×8的存储器。试求(1)实现该存储器所需的芯片

3、数量?(2)若将这些芯片分装在若干块板上，每块板的容量为4K×8，该存储器所需的地址线总位数是多少?其中几位用于选板?几位用于选片?几位用作片内地址?14．已知某机字长8位，现采用半导体存储器作主存，其地址线为16位，若使用1K×4的SRAM芯片组成该机所允许的最大主存空间，并采用存储模板结构形式。(1)若每块模板容量为4K×8，共需多少块存储模板?(2)画出一个模板内各芯片的连接逻辑图。15．某半导体存储器容量16K×8，可选SRAM芯片的容量为4K×4；地址总线A15～A0(低)，双向数据总线D

4、7～D0(低)，由R/#W线控制读写。设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑及片选信号的极性。16．现有如下存储芯片：2K×l的ROM、4K×l的RAM、8K×l的ROM。若用它们组成容量为16KB的存储器，前4KB为ROM，后12KB为RAM，CPU的地址总线16位。(1)各种存储芯片分别用多少片?(2)正确选用译码器及门电路，并画出相应的逻辑结构图。(3)指出有无地址重叠现象。17．用容量为16K×l的DRAM芯片构成64KB的存储器。(1)画出该存储器的结构框图。(2)设存储器的

5、读写周期均为0.5us，CPU在1us内至少要访存一次，试问采用哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少?18．有一个8位机，采用单总线结构，地址总线16位(A15～A0)，数据总线8位(D7～D0)，控制总线中与主存有关的信号有#MREQ(低电平有效允许访存)和R/#W(高电平为读命令，低电平为写命令)。主存地址分配如下：从0～8191为系统程序区，由ROM芯片组成；从8192～32767为用户程序区；最后(最大地址)2K地址空间为系统程序

6、工作区(上述地址均用十进制表示，按字节编址)。现有如下存储芯片：8K×8的ROM，16K×l、2K×8、4K×8、8K×8的SRAM。从上述规格中选用芯片设计该机主存储器，画出主存的连接框图，并注意画出片选逻辑及与CPU的连接。19．某半导体存储器容量15KB，其中固化区8KB，可选EPROM芯片为4K×8；可随机读写区7KB，可选SRAM芯片有：4K×4、2K×4、1K×4。地址总线A15～A0(A0为最低位)，双向数据总线D7～D0(D0为最低位)，R/#W控制读写，#MREQ为低电平时允许存储

7、器工作信号。设计并画出该存储器逻辑图，注明地址分配、片选逻辑、片选信号极性等。20．某机地址总线16位A15～A0(A0为最低位)，访存空间64KB。外围设备与主存统一编址，I／O空间占用FC00～FFFFH。现用2164芯片(64K×l)构成主存储器，设计并画出该存储器逻辑图，并画出芯片地址线、数据线与总线的连接逻辑以及行选信号与列选信号的逻辑式，使访问I／O时不访问主存。动态刷新逻辑可以暂不考虑。21．已知有16K×l的DRAM芯片，其引脚功能如下：地址输入A6～A0，行地址选择#RAS，列地址

8、选择#CAS，数据输入端Din，数据输出端Dou，控制端#WE。请用给定芯片构成256KB的存储器，采用奇偶校验，试问：需要芯片的总数是多少?并完成下列问题：(1)正确画出存储器的连接框图。(2)写出各芯片#RAS和#CAS形成条件。(3)若芯片内部采用128×128矩阵排列，求异步刷新时该存储器的刷新周期。22．并行存储器有哪几种编址方式?简述低位交叉编址存储器的工作原理。23．什么是高速缓冲存储器?它与主存是什么关系?其基本工作过程如何?24．Cache做在CPU