如何设计最优化的状态机

如何设计最优化的状态机

ID:6785476

大小:35.00 KB

页数:7页

时间:2018-01-25

如何设计最优化的状态机_第1页
如何设计最优化的状态机_第2页
如何设计最优化的状态机_第3页
如何设计最优化的状态机_第4页
如何设计最优化的状态机_第5页
资源描述:

《如何设计最优化的状态机》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、如何设计最优化的状态机前言:数字电路通常分为组合逻辑电路和时序电路,组合逻辑电路outputs=F(currentinputs)时序电路     outputs=F(currentinputs,pastinputs)有限状态机就是时序电路的数学抽象,一个有限状态机系统包括inputs,outputs,states.状态机分为同步状态机(synchronous)和异步状态机(asynchronous),异步状态机由于输出信号不稳定,所以不详细讨论,对绝大多数设计来说,用的最广泛的是同步状态机。下面主要讨论了同步状态机的设计。一.状态

2、机的基础知识1.1.moore状态机和mealy状态机的区别:2.1.1moore状态机输出只依赖于及其的当前状态,与输入信号无关。这是moore状态机的优点。下面是moore状态机的模型:moore状态机比较容易用数学的方式来分析,因此被更广泛的用在代数状态机理论中(algebraicFSMtheory)。Mealy状态机输出依赖于机器现在的状态和输入的值,如果输入改变,输出可以在一个时钟周期中将发生了改变。其模型如下:图的说明:statememory:保存现在的状态(currentstate  s(t))          s

3、tatetransistionfunction:根据现态和输入x(t),s(t+1)来决定下一个状态。          Outputfunction:根据s(t)和x(t)来决定最后的输出。Mealy状态机通常可以有更少的状态变量,因此在工程领域有更为广阔的应用,状态变量越少,则所需的存储单元就越少。下面用简单的实例来具体说明两者编程的区别,和综合出来的结果的不同:Mealy状态机的简单例子:1.    源程序:   demo_process:process(clk,reset)   begin       if(reset='

4、1')then         state    <=s0;         out1    <=(others=>'0');       elsifrising_edge(clk)then         casestateis             whens0=>if(in1='1')then                         state<=s1;                         out1  <="1000";                         endif;           

5、  whens1=>if(in1='0')then                         state<=s2;                          out1<="1001";                       endif;             whens2=>if(in1='1')then                         state<=s3;                         out1<="1100";                       endif;  

6、           whens3=>if(in1='0')then                         state<=s0;                         out1<="1111";                       endif;             whenothers=>                       null;             endcase;        endif;endprocess;modelsim仿真结果:synplify综合结果:1.模块表示图

7、:在这张综合图上可以明显得看出红线即input所参与决定的是状态的产生和输出。而且输出out1为了防止输出的波形不好(因为通过组合电路输出的波形不稳定),所以加了一个触发器。2.门级综合结果(仅作参考):其中状态机模块编码采用两个触发器,见下图:所以如果在语言中没有对状态进行编码,那么综合器会自动将编码方式设为顺序编码。Moore状态机的简单例子:1源程序:  demo_process:process(clk,reset)  begin       if(reset='1')then            state    <=s

8、0;            out1        <=(others=>'0');elsifrising_edge(clk)then            casestateis                  whens0=>if(in1='

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。