电子技术课程设计-数字钟设计

《电子技术课程设计-数字钟设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、数字钟设计一、引言20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。数字钟作为为人们日常生活中必不可少的物品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。尽管目前市场上已有现成的数字钟

2、集成电路芯片出售，价格便宜、使用也方便，但鉴于数字钟电路的基本组成包含了数字电路的主要组成部分，因此进行数字钟的设计是必要的，研究数字钟及扩大其应用，有着非常现实的意义。二、设计目的1、巩固加深对数字电子技术基础知识的理解，提高综合运用所学知识的能力，熟悉集成电路的使用方法。2、通过查找资料、选方案、设计电路、仿真或调试、写报告等环节的训练，培养学生独立分析问题、解决问题能力。3、了解电子线路设计的工程、工艺技术规范，学会书写设计说明书。4、了解与掌握常用电子仪器的使用方法，及简单的制版、焊接、组装、调试工艺过程。5

3、、培养学生严肃、认真的科学态度和工作作风。6、掌握数字钟的设计、组装与调试方法。三、设计要求1、设计一个具有“时”、“分”、“秒”显示的电子钟（23小时59分59秒）。应具有校时功能。2、用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。3、画出框图和逻辑电路图，写出设计、实验总结报告。四、方案论证15方案一：4MHz的石英晶体构成振荡器。74LS160构成分频器，对石英晶体振荡器分频。74LS160分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。使用74LS48作为驱动器，DPY-Ambe

4、r-CC共阴极数码管作为显示器。用74LS00及74LSO4芯片构成时间校准电路。使用由4MHz的石英晶体振荡器和由74LS160构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把振荡周期为一秒的标准秒脉冲输入秒计数中，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。74LS48驱动器驱动共阴极数码管显示数字。当校准电路工作时，计数电路不工作。方案二：用555定时器构成1KHz的多谐振荡器。用74LS160构成分频器。构成的产生震荡周期为一秒的标准秒脉冲，由74LS160分别组

5、成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。使用74LS48作为驱动器，DPY-Amber-CC共阴极数码管作为显示器。用74LS00及74LSO4芯片构成时间校准电路。555定时器构成1KHz的多谐振荡器，经74LS160构成分频器的分频，分成1Hz的周期信号。把震荡周期为一秒的标准秒脉冲输入秒计数中，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。74LS48驱动器驱动共阴极数码管显示数字。当校准电路工作时，计数电路不工作。结论：方案一、方案二都很可以实本设计

6、。但是方案一由于4MHz石英晶体振荡器产生的频率为4MHz，造成分频电路复杂，整个电路分频较困难，信号发生电路比较复杂。而555定时器构成的多谐振荡器的震荡频率输出信号频率为1KHz，分频电路比较容易实现。整体信号发生电路简单。所以选用方案二。五、系统框图数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间有时与标准时间不一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。可以用555定时器构成多谐振荡器电路产生标准信号。图1所示为本课程设计的数字钟组成框图。15时显

7、示电路驱动电路分显示电路秒显示电路计数电路驱动电路驱动电路计数电路计数电路校时电路信号发生电路分频电路1kHz信号1Hz信号进位进位图1系统框图六、模块电路1、信号发生电路图为信号发生电路，555定时器组成多谐振荡器，多谐振荡器产生1U的信号频率。电阻、电容参数值计算如下：U1为电路的滤波电容，提高电路的稳定性，一般选取0.01UF.因为信号发生电路频率为1看还在，所以其3脚输出的信号周期为0.001s.555定时器组成的多谐振荡器周期计算公：，取R为4.7kΏ，得C=0.103UF。C近似取0.1UF，选取以上的电

8、阻、电容，多谐振荡器产生1KHz信号。下图为信号发生电路原理图15图2信号发生电路原理图2、分频电路2.174LS160芯片介绍在本设计过程中将多次用到74LS160，这里对它的引脚图以及功能做一下介绍（如表1、表2、表3）。表1设计过程中所画的图中74LS160的引脚介绍74LS160逻辑符号各引脚顿的名称DDDD置数端QQQQ输出端EPET