欢迎来到天天文库
浏览记录
ID:68539082
大小:43.17 KB
页数:5页
时间:2021-10-09
《时序分析教程》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、一、时序分析术语1.时序分析的基本模型时序分析是FPGA的重中之重。开始之前请记住时序分析的基本模型Tco为经过寄存器R1的传输延时 Tdelay为经过组合逻辑的传输延时Tsetup为R2本身的建立时间;Tpd(clockslew)为时钟到R1和R2的偏差2.Launchedge和LatchedgeLaunchedge和Latchedge分别是时序分析的起点和终点。需要指出的是Latchedge时间=Launchedge时间+期望系统周期时间3.DataArrivalTime和DataRequiredT
2、ime这两项时间是TimeQuest时序分析的基础,所有的和都是根据这两项时间来决定的。lDataArrivalTime=LaunchEdge+SourceClockDelay+tCO+Register-to-RegisterDelaylDataRequiredTime=LatchEdge+DestinationClockDelay–tSU需要注意的是DataArrivalTime和DataRequiredTime在分析不同的时序节点时,计算的公式有所差别。4.建立时间余量ClockSetupSlack
3、建立关系是指寄存器R1发送的数据在下一次更新(更换)之前,寄存器R2可用最短时间去锁存数据建立时间余量是指从Launchedge经过一些列延迟数据输出稳定后到Latchedge的长度。ClockSetupSlack=DataRequiredTime-DataArrivalTimelInternalRegister-to-RegisterpathsDataArrivalTime=LaunchEdge+ClockNetworkDelaytoSourceRegister??tCO+Register-to-Re
4、gisterDelayDataRequiredTime=LatchEdge+ClockNetworkDelaytoDestinationRegister–tSU–SetupUncertaintylInputPorttoInternalRegisterDataArrivalTime=LaunchEdge+ClockNetworkDelay??InputMaximumDelay+Port-to-RegisterDelayDataRequiredTime=LatchEdge+ClockNetworkDelay
5、toDestinationRegister–tSU–SetupUncertaintylInternalRegistertoOutputPortDataArrivalTime=LaunchEdge+ClockNetworkDelayToSourceRegister??tCO+Register-to-PortDelayDataRequiredTime=LatchEdge+ClockNetworkDelaytoOutputPort–OutputMaximumDelaytCO指寄存器R1的自身特性tSU指寄存器
6、R2的自身特性如上图所示:DataArrivalTime=启动沿时间+Tclk1+Tco+Tdata=0ns+++=4nsDataRequiredTime=锁存沿时间+Tclk2-Tsu=10ns+2ns-=所以:SetupSlack=DataRequiredTime-DataArrivalTime=-4ns=1.保持时间余量ClockHoldSlack保持时间余量是在两个节点(寄存器)之间,在分析保持关系的过程中“到底有多少剩时间可以提供给寄存器用来确保已存数据的稳定”。ClockHoldSlack=
7、DataArrivalTime-DataRequiredTime由于保持时间余量是指当前Latchedge和下一个Launchedge的距离。所以上面公式可以写成:ClockHoldSlack=DataArrivalTime+数据周期时间-DataRequiredTimelInternalRegister-to-RegisterpathsDataArrivalTime=LaunchEdge+ClockNetworkDelaytoSourceRegister??tCO+Register-to-Regist
8、erDelayDataRequiredTime=LatchEdge+ClockNetworkDelaytoDestinationRegister+tH+HoldUncertaintylInputPorttoInternalRegisterDataArrivalTime=LaunchEdge+ClockNetworkDelay??InputMaximumDelay+Port-to-RegisterDelayDataRequiredTime=L
此文档下载收益归作者所有