基本逻辑关系

《基本逻辑关系》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、..-根本逻辑关系通常，把反映“条件〞和“结果〞之间的关系称为逻辑关系。如果以电路的输入信号反映“条件〞，以输出信号反映“结果〞，此时电路输入、输出之间也就存在确定的逻辑关系。数字电路就是实现特定逻辑关系的电路，因此，又称为逻辑电路。逻辑电路的根本单元是逻辑门，它们反映了根本的逻辑关系。根本逻辑关系和逻辑门根本逻辑关系和逻辑门逻辑电路中用到的根本逻辑关系有与逻辑、或逻辑和非逻辑，相应的逻辑门为与门、或门及非门。一、与逻辑及与门与逻辑指的是：只有当决定某一事件的全部条件都具备之后，该事件才发生，否那么就不发生的一种因果关系。如图2.1.1所示电路，只有当开关A与B全部闭合时，灯泡Y

2、才亮；假设开关A或B其中有一个不闭合，灯泡Ｙ就不亮。图2.1.1与逻辑举例〔b〕国标符号图2.1.2与逻辑符号这种因果关系就是与逻辑关系，可表示为Y＝AB，读作“A与B〞。在逻辑运算中，与逻辑称为逻辑乘。〔a〕常用符号与门是指能够实现与逻辑关系的门电路。与门具有两个或多个输入端，一个输出端。其逻辑符号如图2.1.2所示，为简便计，输入端只用A和B两个变量来表示。与门的输出和输入之间的逻辑关系用逻辑表达式表示为：Y＝AB＝AB-.word.zl-..-两输入端与门的真值表如表2.1.1所示。波形图如图2.1.3所示。表2.1.1与门真值表ABY000010100111图2.1.3与

3、门的波形图由此可见，与门的逻辑功能是，输入全部为高电平时，输出才是高电平，否那么为低电平。二、或逻辑及或门或逻辑指的是：在决定某事件的诸条件中，只要有一个或一个以上的条件具备，该事件就会发生；当所有条件都不具备时，该事件才不发生的一种因果关系。如图2.1.4所示电路，只要开关A或B其中任一个闭合，灯泡Y就亮；A、B都不闭合，灯泡Y才不亮。这种因果关系就是或逻辑关系。可表示为：Y＝A＋B读作“A或B〞。在逻辑运算中或逻辑称为逻辑加。图2.1.4或逻辑举例〔a〕常用符号〔b〕国标符号图2.1.5或逻辑符号或门是指能够实现或逻辑关系的门电路。或门具有两个或多个输入端，一个输出端。其逻辑

4、符号如图2.1.5所示。或门的输出与输入之间的逻辑关系用逻辑表达式表示为：-.word.zl-..-Y＝A＋B两输入端或门电路的真值表和波形图分别如表2.1.2和图2.1.6所示。表2.1.2ABY000011101111图2.1.6或门的波形图由此可见，或门的逻辑功能是，输入有一个或一个以上为高电平时，输出就是高电平；输入全为低电平时，输出才是低电平。三、非逻辑及非门非逻辑是指：决定某事件的唯一条件不满足时，该事件就发生；而条件满足时，该事件反而不发生的一种因果关系。图2.1.7非逻辑举例〔a〕常用符号〔b〕国标符号图2.1.8非逻辑符号如图2.1.7所示电路，当开关A闭合时，

5、灯泡Y不亮；当开关A断开时，灯泡Y才亮。这种因果关系就是非逻辑关系。可表示为Y＝，读作“A非〞或“非A〞。在逻辑代数中，非逻辑称为“求反〞。非门是指能够实现非逻辑关系的门电路。它有一个输入端，一个输出端。其逻辑符号如图-.word.zl-..-2.1.8所示。非门的输出与输入之间的逻辑关系用逻辑表达式表示为：Y＝AY0110图2.1.9非门的波形图其真值表和波形图分别如表2.1.3和图2.1.9所示。由此可见，非门的逻辑功能为，输出状态与输入状态相反，通常又称作反相器。复合逻辑门由与门、或门和非门可以组合成其他逻辑门。把与门、或门、非门组成的逻辑门叫复合门。常用的复合门有与非门、

6、或非门、异或门、与或非门等。一、与非门将一个与门和一个非门按图2.1.10连接，就构成了一个与非门。与非门有多个输入端，一个输出端。三端输入与非门的逻辑符号如图2.1.11所示，它的逻辑表达式为：Y＝＝图2.1.10与非逻辑〔a〕常用符号〔b〕国标符号图2.1.11与非逻辑符号真值表和波形图分别如表2.1.4和图2.1.12所示。-.word.zl-..-ABCY00010011010101111001101111011110由此可知，与非门的逻辑功能为：当输入全为高电平时，输出为低电平；当输入有低电平时，输出为高电平。二、或非门把一个或门和一个非门连接起来就可以构成一个或非门，

7、如图2.1.13所示。或非门也可有多个输入端和一个输出端。三端输入或非门的逻辑符号如图2.1.14所示，它的逻辑表达式为：Y=真值表和波形图分别如表2.1.5和图2.1.15所示。由此可知，或非门的逻辑功能为：当输入全为低电平时，输出为高电平；当输入有高电平时，输出为低电平。表2.1.5ABCY000100100100-.word.zl-..-01101000101011001110三、异或门当两个输入变量的取值一样时，输出变量取值为0；当两个输入变量的取值相异时，输出变量取值为