数字锁相环设计

《数字锁相环设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、全数字锁相环的设计锁相环（）技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环（）与传统的模拟电路实现的相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需及转换。随着通讯技术、集成电路技术的飞速发展和系统芯片（）的深入研究，必然会在其中得到更为广泛的应用。这里介绍一种采用硬件描述语言设计的方案。结构及工作原理一阶的基本结构如图1所示。主要由鉴相器、K变模可逆计数器、脉冲加减电路和除N计数器四部分构成。K变

2、模计数器和脉冲加减电路的时钟分别为和2这里是环路中心频率，一般情况下M和N都是2的整数幕。本设计中两个时钟使用相同的系统时钟信号。H抄MF』（f刖%sr中H产事助9k量欢呼理计畛0工。国雇CF■口SeDN.1售》次冲UPBORROW理i。率NM：VhPEC,.IftK--I娱.N计LIDOUT脓”制通电部lDCLOCK=2Nfc图1数字锁相环基本结构图鉴相器常用的鉴相器有两种类型：异或门（）鉴相器和边沿控制鉴相器（），本设计中采用异或门（）鉴相器。异或门鉴相器比较输入信号相位和输出信号相位之间的相位差①①①并输出误差信号作为K变模可逆计数器的计数方向信号。环路锁定时

3、，为一占空比50%的方波，此时的绝对相为差为900因此异或门鉴相器相位差极限为为0。。异或门鉴相器工作波形如图2所示。6/76/7Foula：川,]f弘通U时疗或门irj也「小M游FoulbiFootliiwi90时计或门一相甥博出泄啮』_j_i_nLrr_nL_nLFmFout11_I.J--J-1_J-l—c.FW一-90时坤一门，口感域出漩形图2异或门鉴相器在环路锁定及极限相位差下的波形K变模可逆计数器K变模可逆计数器消除了鉴相器输出的相位差信号中的高频成分，保证环路的性能稳定。K变模可逆计数器根据相差信号来进行加减运算。当为低电平时，计数器进行加运算，如果相

4、加的结果达到预设的模值，则输出一个进位脉冲信号给脉冲加减电路；当为高电平时，计数器进行减运算，如果结果为零，则输出一个借位脉冲信号给脉冲加减电路。脉冲加减电路脉冲加减电路实现了对输入信号频率和相位的跟踪和调整，最终使输出信号锁定在输入信号的频率和信号上，工作波形如图3所示。IDCLOCKCARRYBORROW2OUT图3脉冲加减电路工作波形除N计数器除N计数器对脉冲加减电路的输出再进行N分频，得到整个环路的输出信号。同时，因为2N，因此通过改变分频值N可以得到不同的环路中心频率。6/7部件的设计实现了解了的工作原理，我们就可以据此对的各部件进行设计。的四个主要部件中

5、，异或门鉴相器和除N计数器的设计比较简单：异或门鉴相器就是一个异或门；除N计数器则是一个简单的N分频器。下面主要介绍K变模可逆计数器和脉冲加减电路的设计实现。K变模可逆计数器的设计实现K变模可逆计数器模块中使用了一个可逆计数器，当鉴相器的输出信号为低时，进行加法运算，达到预设模值则输出进位脉冲；为高时，进行减法运算，为零时，输出借位脉冲。的模值由输入信号预设，一般为2的整数幂，这里模值的变化范围是23-29。模值的大小决定了的跟踪步长，模值越大，跟踪步长越小，锁定时的相位误差越小，但捕获时间越长；模值越小，跟踪步长越大，锁定时的相位误差越大，但捕获时间越短。K变模可

6、逆计数器的设计代码如下(其中作了部分注释，用斜体表示)：);(，，，，;/系统时钟信号/;/全局复位信号/;/鉴相器输出的加减控制信号/;/可逆计数器计数允许信号/[2:0];/计数器模值设置信号/;/进位脉冲输出信号/;/借位脉冲输出信号/[8:0];/可逆计数器/[8:0];/预设模值寄存器//根据计数器模值设置信号来设置预设模值寄存器的值/@()()3'b001<=7;3'b010<=15;3'b011<=31;3'b100<=63;3'b101<=127;3'b110<=255;3'b111<=511;<=15;/根据鉴相器输出的加减控制信号进行可逆计数器的

7、加减运算/@()()<=0;()6/7()()<=0;<1;(0)<;<1;/输出进位脉冲和借位脉冲/()&();(0);脉冲加减电路的设计实现脉冲加减电路完成环路的频率和相位调整，可以称之为数控振荡器。当没有进位/借位脉冲信号时，它把外部参考时钟进行二分频；当有进位脉冲信号时，则在输出的二分频信号中插入半个脉冲，以提高输出信号的频率；当有借位脉冲信号时，则在输出的二分频信号中减去半个脉冲，以降低输出信号的频率。设计代码如下：(，，，，);;/系统时钟信号/;/全局复位信号/;/脉冲加入信号/;/脉冲扣除信号/;/调整后的输出信号/Q1,1,Q2,2,Q3,3;