低频数字式相位测量仪设计

《低频数字式相位测量仪设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、低频数字式相位测量仪设计摘要：低频数字式相位测量仪由相位测量仪、移相网络两部分构成。本文简要分析了低频信号的相位差测量原理，并以数字式相位测量方法为例介绍了低频相位测量仪的设计方法，该方法以单片机SPCE061A作为主控部件，以CPLD作为计数部件，构成完备的测量系统。可以对100Hz～20kHz频率范围的信号进行频率、相位等参数的精确测量，测相绝对误差不大于1°；采用液晶显示器显示被测信号的频率、相位差。硬件结构简单，软件采用C语言实现，程序简单可读写性强，效率高。与传统的电路系统相比，其有处理速度快、稳定性高、性价比高的优点。关键词：低频数字式相位测量仪、

2、CPLD、绝对误差⒈系统设计1.1设计思路本系统要求设计一个低频数字式相位测量仪，由两部分构成：相位测量仪、移相网络。从函数信号发生器输出的信号经移相网络产生两路有相位差的正弦信号，再经放大整形后产生方波信号，进入FPGA进行测频、测相。同时FPGA的控制信号由单片机进行控制。最后通过显示器显示结果。其原理框图见图1。显示器单片机FPGA测相、测频放大整形电路移相网络输入图1总体思路原理框图1.2方案论证与选择1.测频方案论证与选择方案一：采用分频段测频、测周法对于频率为的正弦波信号，可采用传统的测频方法。先找出中界频率，若，采用测频法；若，采用测周法，然后根

3、据关系求得。方案二：采用等精度恒误差测频法高精度恒误差原理方框图如图2所示，计数器1和计数器2均有使能端和清零端。控制电路产生的门控信号接到D触发器的数据端D，触发器的Q端接两个计数器的使能端，控制两计数器计数。输入信号通过放大整形电路转换成同频率的方波，即为被测信号。设门控信号的时间宽度为，基准信号的频率为，被测信号的频率为。测频原理是：测频开始前，首先发出一个清零信号，使两计数器和触发器置0，同时通过D触发器Q端输出的信号，禁止两计数器计数。然后令门控信号CL为高电平，当被测信号的上升沿到来时，D触发器Q端置1，启动两计数器计数。在这期间两计数器对基准信号

4、和被测信号同时进行计数。当秒后，门控信号被置为低电平，直到随后而至的被测信号的上升沿到来时，将两计数器同时关闭。设在一次门控时间中对被测信号的计数值为，对基准信号的计数值为，由和可得：这种方法称为等精度测频法，精度与被测信号频率无关，无论低频和高频信号，其相对精度均为。因此增加可提高测量精度。方案选择：采用方案一的测量精度会随被测信号频率的下降而降低，即测量精度随被测信号频率的变化而变化，在实用中有较大的局限性。而方案二的测量精度与被测信号的频率无关，且有较高的测量精度。因此本设计选择方案二。图2高精度恒误差原理图2.测相方案论证与选择方案一：单周期计数法将有

5、相位差的两路方波信号“异或”后作为闸门信号，在高电平时，利用外部基准信号进行计数，在下降沿将数据读出；在低电平时对计数器清0。设基准信号频率为，被测信号频率为，计数值为N，则相位差pha为：Pha=360（Fx/Fs）N方案二：定计数时间。将高频时钟与两路信号“异或”后的信号进行相与，在设定时间s内利用跳变沿进行计数。设高频时钟频率为fc，计数值为N，则Pha=180（N/sfc）方案三：相位差-时间转换法设同频不同初相的两路信号A和B，UA=UAmsin（wt+∮1），UB=UBmsin（wt+∮2）。则UA与UB间的相位差∮x为∮x=∮1-∮2将两路输入的

6、正弦信号分别经过放大整形形成方波,然后经异或门鉴相,设整形后的两路信号分别为IN1和IN2,鉴相器输出的脉冲信号的占空比与两路输入信号的相位差∮x成正比。即∮x=N1/（N1+N2）×360º。其中N1是高电平脉宽时间内的计数值，N2是低电平脉宽时间内的计数值。3.移相网络方案论证与选择相位可以有数字移相和模拟移相两种方案。方案一：数字移相单片机或FPGA控制高速ADC，对一个周期内的信号进行多次采样，将数据保存在高速RAM中。然后根据需要移相的大小，对量化数据的地址加上一个相位偏移量后输出。该方案的优点是相移量可以很大（0º—360º都可），并且精度高，数字

7、控制方便。但是一个周期内需要采样较多点，对ADC速度、RAM速度要求很高。方案二：模拟移相由R、C组成移相网络进行移相。移相网络的基本单元电路如图3、4所示。图3为超前移相网络，图4为滞后移相网络，通过运放隔离后用电位器合成，可以得到-90º—+90º任意相移角度。图3超前移相网络图4滞后移相网络方案选择：由于题目仅要求-45º——+45º的相移，方案一在一个周期内需要采样较多点，对ADC速度、RAM速度要求很高，考虑到成本和实现难易程度，我们采用方案二。2.各模块硬件设计2.1数字式相位测量仪2.1.1小信号处理部分由于输入的两路信号幅度不确定、波形不稳定、

8、边沿不够陡峭，而FPGA测频测相是相对