毕业设计论文：基于fpga的dds波形发生器的设计开题报告

《毕业设计论文：基于fpga的dds波形发生器的设计开题报告》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、一、课题背景直接数字频率合成（DirectDigitalSynthesizer，简称：DDS）技术是一种新的全数字的频率合成原理，它从相位的角度出发直接合成所需波形。这种技术由美国学者J.Tiercy,M.Rader和B.Gold于1971年首次提出，但限于当时的技术和工艺水平，DDS技术仅仅在理论上进行了一些探讨，而没有应用到实际中去。近30年来，随着超大规模集成（VeryLargeScaleIntegration,简称：VLSI）、复杂可编程逻辑器件（ComplexProgrammableLogicDevice,简称：

2、CPLD）、现场可编程门阵列（FieldProgrammableGateArray，简称：FPGA）等技术的出现以及对DDS理论的进一步探讨，使得DDS得到了飞速的发展。由于其具有频率转换快、分辨率高、频率合成范围宽、相位噪声低且相位可控制的优点，因此，DDS技术常用于产生频率快、转换速度快、分辨率高、相位可控的信号，广泛应用于电子测量、调频通信、电子对抗等领域。近年来，已有DDS技术的波形发生器陆续被研制、生产和投入应用。二、目的和意义波形发生器即通常所说的信号发生器是一种常用的信号源，广泛应用于通信，雷达，测控，电子对

3、抗以及现代化仪器仪表等领域，是一种为电子测量工作提供符合严格技术要求的电信号设备，和示波器、电压表、频率计等仪器一样是最普遍、最基本也是应用最广泛的的电子仪器之一，几乎所有电参量的测量都要用到波形发生器。综上所述，不论是在生产还是在科研与教学上，波形发生器都是电子工程师信号仿真试验的最佳工具。随着现代电子技术的飞速发展，现代电子测量工作对波形发生器的性能提出了更高的要求，不仅要求能产生正弦波、方波等标准波形，还能根据需要产生任意波形，且操作方便，输出波形质量好，输出频率范围宽，输出频率稳定度、准确度及分辨率高，频率转换速度

4、快且频率转换时输出波形相位连续等。而传统波形发生器采用专用芯片，成本高，控制方式不灵活，已经越来越不能满足现代电子测量的需要，正逐步退出历史舞台。可见，为适应现代电子技术的不断发展和市场要求，研究制作高性能的任意波形发生器十分有必要，而且意义重大。基于FPGA的DDS波形发生器，由于可以获得很高的频率稳定度和精确度，同时可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，因此发展非常迅速，尤其是最近随着现代电子技术的不断发展，其应用更是有了质的飞跃。目前我国已经开始研制波形发生器，并获得了可喜的成果，但总的来说，我国

5、波形发生器还没有形成真正的产业，并且我国目前在波形发生器的的种类和性能都与国外同类产品存在较大的差距，因此加紧对这类产品的研制显得迫在眉睫。三、拟采用方案的论述1、技术指标本次设计要求利用FPGA设计DDS波形发生器，利用QuartusII和Modelsim软件对波形发生器进行电路设计功能仿真，并对仿真结果进行分析。量化的技术指标：(1)能够输出典型的方波，三角波，正弦波。(2)输出量化位数：8位(3)输出频率≤2MHz2、DDS基本原理直接数字式频率合成（DDS）技术是近年来随着数字集成电路和微电子技术的发展而迅速发展起

6、来的一种新的频率合成技术。其基本原理就是将波形数据先存储起来，然后在频率控制字的作用下，通过相位累加器从存储器中读出波形数据，最后经过数/模转换和低通滤波后输出频率合成。这种频率合成方法可以获得高精度频率和相位分辨率、快速频率转换时间和低相位噪声的频率信号，而且结构简单集成度高。下图1为利用FPGA设计DDS波形发生器的结构框图。该系统可实现标准的方波、三角波和正弦波输出。其中相位累加器是一个带有累加功能的加法器，它以设定的频率控制字作为步长来进行加法运算，当其和满时清零，并进行重新运算，相位寄存器它主要作用是接受发送来的

7、相位控制字数据并进行寄存，当下一个时钟到来时，输入寄存的数据，对输出波形的频率和相位进行控制。波形存储器是DDS的关键部分，设计时首先需要对时域波形进行采样，将采样的波形数据储存到波形存储器ROM中，每一个地址对应一个波形点的数值。整个系统各模块实在基准时钟信号CLK的控制下协调工作的。频率字寄存器频率字累加器寻址累加器波形存储器相位字寄存器控制字寄存器基准时钟CLK频率控制字相位控制字波形控制字图1DDS波形发生器的结构框图3、FPGA设计模块划分整个设计有一个顶层模块，按照功能要求划分为三个功能模块，其中第二个模块是D

8、DS核心模块，比较复杂，又划分为四个模块。如图2所示：DDS波形发生器的FPGA的电路设计主要是用FPGA设计DDS的核心部分，即相位加法器，控制字寄存器，N位累加器，波形存储器。顶层模块时钟模块DDS控制模块波形选择模块PW输入FW输入N位累加器波形存储器图2FPGA设计模块流程图4、FPGA设计流程