数字逻辑课程设计---全加器的多位加法器电路系统

《数字逻辑课程设计---全加器的多位加法器电路系统》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、数字课程设计论文一个全加器的多位加法器电路系统主负责成员：组队成员：所在系：年级专业：指导老师：2011年6月15日-28-摘要随着科技的日益发展，电子技术领域的发展有了很大的跨越。加法器在人们的生活中得到了广泛的运用，尤其在计算机方面的内部硬件中更是必不可缺。我们可以使用多位加法器来实现多位二进制数加法的运算，这样，我们就实现了计算机里面二进制数码的计算的一小部分。为了能检验这样的效果，我们设计只用一个全加器实现多位二进制数相加的电路系统。在该设计中，我们主要针对两个四位二进制数相加而出发，该设计采用了双移位寄存器74LS194芯片为整个设计的核心，这样就达到了两

2、个一位二进制数可以实现两个四位二进制数的相加。该设计的思想是：将74LS283这种四位二进制数超前进位加法器的A3A2A1三个运算输入端都连接到5V的电源，以及B3B2B1三个运算输入端都连接地，这样就可以实现两个一位二进制数的相加。再借助两个双移位寄存器74LS194分别对74LS283加法器中的A和B两个输入的二进制数（1或0）的移位。为了解决两个二进制数相加中出现的进位问题，我们在该电路中添加了一个74LS74的触发器来对两个二进制数的进位的保存和输出。以上的设计思路可以通过加法器、移位寄存器以及触发器来帮助我们实现四位二进制的加法。最后，我们可以借助5个二极

3、管来显示我们要设计的效果。整个硬件实物完成后可以通过电路箱进行供电，使用方便；显示的效果相对较小，操作简单。只要手动控制A和B的输入、点动移位开关以及脉冲开关就可以看到效果。关键词：74LS283超前进位加法器双移位寄存器74LS19474LS74触发器四位二进制的加-28-目录1、前言·········································42、测量范围·····································43、方案设计·····································43.1方案设计简图···

4、·························43.2系统硬件各部分介绍组成···················53.2.1．74LS194寄存器介绍·····················53.2.2.74LS74触发器介绍·······················73.2.3.74LS283加法器介绍······················124、电路箱上的电路设计···························16-28-4.1设计思想·······························164.2原理图设计···········

5、····················185、Multisim软件上的仿真······················196、实验及调试·································196.1、硬件实物······························196.2硬件实物说明与使用说明··················206.2.1硬件实物说明··························206.2.2使用说明······························217、操作结果评价-28-················

6、··············218、结束语··································221、前言通过采用移位寄存器对一位二进制数的加法器移位来实现四位二进制数的加法器，它可以帮助我们实现两个四位二进制数的相加。该电路可以让我们更进一步的了解二进制数相加后的结果。2、测量范围1）使用5V直流电源供电。2）电阻50Ω。3、方案设计3.1方案设计简图移位寄存器（A）-28-四位二进制数加法器移位寄存器（B）个四位二进制数相加的结果3.2系统硬件各部分介绍组成3.2.1．74LS194寄存器介绍1、芯片工作原理-28-有移位逻辑功能的寄存器称为移位

7、寄存器。移位功能是每位触发器的输出与下一级触发器的输入相连而形成的。它可以起到多方面的作用,可以存贮或延迟输入/输出信息,也可以用来把串行的二进制数转换为并行的二进制数（串并转换）或者相反（并串转换）。在计算机电路中还应用移位寄存器来实现二进制的乘2和除2功能。CP脉冲的输入（上升沿起作用）作为同步移位脉冲,数据（码）的移位操作由“左移控制”端控制,数码是从串行输入端输入,输出可以是串行输出或并行输出。移位寄存器在应用中需要左移、右移、保持、并行输入输出或串行输入输出等多种功能。它的管脚排列见图40,逻辑功能见表192、74LS194具有如下功能：（1）清除：当