基于cpld的频率计设计_毕业设计论文

基于cpld的频率计设计_毕业设计论文

ID:880987

大小:1.91 MB

页数:53页

时间:2017-09-22

基于cpld的频率计设计_毕业设计论文_第1页
基于cpld的频率计设计_毕业设计论文_第2页
基于cpld的频率计设计_毕业设计论文_第3页
基于cpld的频率计设计_毕业设计论文_第4页
基于cpld的频率计设计_毕业设计论文_第5页
资源描述:

《基于cpld的频率计设计_毕业设计论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、长春理工大学本科毕业设计本科生毕业设计基于CPLD的频率计设计DesignoftheFrequencyMeterbasedonCPLD学生姓名专业学号指导教师学院长春理工大学本科毕业设计毕业设计(论文)原创承诺书1.本人承诺:所呈交的毕业设计(论文)《基于CPLD的频率计设计》,是认真学习理解学校的《长春理工大学本科毕业设计(论文)工作条例》后,在教师的指导下,保质保量独立地完成了任务书中规定的内容,不弄虚作假,不抄袭别人的工作内容。2.本人在毕业设计(论文)中引用他人的观点和研究成果,均在文中加以注释或以参考文献

2、形式列出,对本文的研究工作做出重要贡献的个人和集体均已在文中注明。3.在毕业设计(论文)中对侵犯任何方面知识产权的行为,由本人承担相应的法律责任。4.本人完全了解学校关于保存、使用毕业设计(论文)的规定,即:按照学校要求提交论文和相关材料的印刷本和电子版本;同意学校保留毕业设计(论文)的复印件和电子版本,允许被查阅和借阅;学校可以采用影印、缩印或其他复制手段保存毕业设计(论文),可以公布其中的全部或部分内容。以上承诺的法律结果将完全由本人承担!作者签名:年月日长春理工大学本科毕业设计摘要频率测量是电子测量领域最基本

3、也是最重要的测量之一。但基于传统测频原理的频率计在测频时测量精度将随被测信号频率的下降而降低,在实用中有较大的局限性。因此,本文提出了一种基于CPLD的数字频率计的设计方法。该设计电路简洁,软件潜力得到充分挖掘,低频段测量精度高,有效防止了干扰的侵入,把CPLD具有的编程灵活,适用范围宽,价格大众化等优点用于实现频率计的设计。该频率计采用先进的EDA技术及自上而下的设计,使用流行的VHDL语言编程,并在Max+plusII软件平台上进行编译仿真。经过硬件调试和软件仿真后结果证明此设计方案符合毕设要求和技术参数。关键

4、词:频率计EDA技术CPLD长春理工大学本科毕业设计ABSTRACTFrequencymeasurementisthemostbasicelectronicandalsooneofthemostimportantmeasureinthemeasurementfield.Buttheaccuracyoffrequencymeterwhichisbasedonthetraditionalprinciplewillvarydependingonthemeasuredsignalfrequencyandthelower,h

5、asgreatlimitationsinthepracticalinfrequencymeasurement.Therefore,thisarticleputsforwardadesignmethodofdigitalfrequencymeterbasedonCPLD.TheadvantagesuchastheCPLDprogrammingflexibility,wideapplicablescope,andthepopularpriceetc,areusedtoimplementthefrequencymeter

6、designbythesimplecircuitdesign,thefullyexcavateofsoftwarepotential,theprecisioninlowfrequencymeasurement,andtheeffectivelypreventoftheinvasionoftheinterference.ThefrequencymeterdesignwhichisfromtoptobottomadoptstheadvancedEDAtechnologyandpopularVHDLlanguagepro

7、gramming,andcompilingonMax+plusIIsoftwareplatformsimulation.Keywords:frequencymeter;EDA;CPLDII长春理工大学本科毕业设计目录摘要IABSTRACTII第1章绪论11.1背景11.2频率计设计的目的和意义11.3论文所做的工作及研究内容2第2章设计环境介绍32.1EDA技术的发展及VHDL简介32.1.1EDA技术的发展32.1.2VHDL简介32.1.3CPLD器件及其特点42.2基于EDA的CPLD/FPGA设计流程42.

8、2.1设计输入42.2.2综合52.2.3适配52.2.4时序仿真与功能仿真52.2.5编程下载52.2.6硬件测试52.3Max+PlusⅡ开发工具62.3.1Max+PlusⅡ开发系统的特点62.3.2Max+PlusⅡ的功能62.3.3Max+PlusⅡ的设计过程6第3章频率计的设计原理及方案83.1频率计的设计原理83.1.1直接测频法原理93.1.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。