hdl的历史、现状与发展

hdl的历史、现状与发展

ID:8971317

大小:23.07 KB

页数:5页

时间:2018-04-13

hdl的历史、现状与发展_第1页
hdl的历史、现状与发展_第2页
hdl的历史、现状与发展_第3页
hdl的历史、现状与发展_第4页
hdl的历史、现状与发展_第5页
资源描述:

《hdl的历史、现状与发展》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、HDL发展的历史、现状和发展成员:岳俊峰3113032010于洋3113030021一、HDL简介HDL(HardwareDescriptionLanguage),是一种硬件描述语言。它是用来描述电子电路(特别是数字电路)功能、行为的语言,可以在寄存器传输级、行为级、逻辑门级等对数字电路系统进行描述。随着自动化逻辑综合工具的发展,硬件描述语言可以被这些工具识别,并自动转换到逻辑门级网表,使得硬件描述语言可以被用来进行电路系统设计,并能通过逻辑仿真的形式验证电路功能。设计完成后,可以使用逻辑综合工具生成低抽象级别(门级)的网表(即连线表)。硬件

2、描述语言在很多地方可能和传统的软件编程语言类似,但是最大的区别是,前者能够对于硬件电路的时序特性进行描述。硬件描述语言是构成电子设计自动化体系的重要部分。小到简单的触发器,大到复杂的超大规模集成电路(如微处理器),都可以利用硬件描述语言来描述。二、HDL语言的发展历史广泛应用的硬件描述语言主要有:ABEL语言、Verilog语言、和VHDL语言,Superlog语言、SystemC等。其中Verilog语言和VHDL语言最为流行。下面是几种语言的发展历史。2.1VHDL早在1980年,因为美国军事工业需要描述电子系统的方法,美国国防部开始进行

3、VHDL的开发。1982年VHDL正式诞生。1987年,由IEEE(InstituteofElectricalandElectro-nicsEngineers)将VHDL制定为标准。参考手册为IEEEVHDL语言参考手册标准草案1076/B版,于1987年批准,称为IEEE1076-1987。自IEEE公布了VHDL的标准版本,IEEE-1076(简称87版)之后,各EDA公司相继推出了自己的VHDL设计环境,或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受,并逐步取代了原有的非标准的硬件描述语言。应当注意,

4、起初VHDL只是作为系统规范的一个标准,而不是为设计而制定的。第二个版本是在1993年制定的,称为VHDL-93,增加了一些新的命令和属性。2.2VerilogHDLVerilogHDL是由GDA(GatewayDesignAutomation)公司的PhilMoorby在1983年末首创的,最初只设计了一个仿真与验证工具,之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功,从而使得VerilogHDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司

5、,使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了VerilogHDL,并成立LVI组织以促进VerilogHDL成为IEEE标准,即IEEEStandard1364-1995。2.3ABEL语言ABEL语言是一种硬件描述语言(也称为ABEL-HDL),其英文全称是AdvancedBooleanEquationLanguage,中文全称是先进的布尔方程的语言。ABEL语言是普遍使用的三种硬件描述语言的一种(ABEL,VHDL,Verilog),用它来描述逻辑函数,可方便设计者使用PLD(可编译逻辑器件)来

6、实现函数功能。ABEL语言由美国DATAI/O公司于1983~1988年推出的,现在是DataI/O公司的注册商标。2.4Superlog开发一种新的硬件设计语言,总是有些冒险,而且未必能够利用原来对硬件开发的经验。能不能在原有硬件描述语言的基础上,结合高级语言C、C++甚至Java等语言的特点,进行扩展,达到一种新的系统级设计语言标准呢?Superlog就是在这样的背景下研制开发的系统级硬件描述语言。Verilog语言的首创者PhilMoorby和PeterFlake等硬件描述语言专家,在一家叫Co-DesignAutomation的EDA

7、公司进行合作,开始对Verilog进行扩展研究。1999年,Co-Design公司发布了SUPERLOGTM系统设计语言,同时发布了两个开发工具:SYSTEMSIMTM和SYSTEMEXTM。一个用于系统级开发,一个用于高级验证。2001年,Co-Design公司向电子产业标准化组织Accellera发布了SUPERLOG扩展综合子集ESS,这样它就可以在今天Verilog语言的RTL级综合子集的基础上,提供更多级别的硬件综合抽象级,为各种系统级的EDA软件工具所利用。2.5SystemC随着半导体技术的迅猛发展,SoC已经成为当今集成电路设

8、计的发展方向。在系统芯片的各个设计中,像系统定义、软硬件划分、设计实现等,集成电路设计界一直在考虑如何满足SoC的设计要求,一直在寻找一种能同时实现较高层次的软件和

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。