采用测频原理的数字频率计-fpga原理及应用设计

《采用测频原理的数字频率计-fpga原理及应用设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、武汉理工大学应用设计报告学号：应用设计课程名FPGA原理及应用题目采用测频原理的数字频率计学院信息工程学院专业通信工程班级姓名指导教师陈适武汉理工大学应用设计报告2017年6月20日课程设计任务书学生姓名：刘专业班级：通信1405班指导教师：陈适工作单位：信息工程学院题目:采用测频原理的数字频率计初始条件：VHDL硬件描述语言，QuartusII开发环境要求完成的主要任务:1.采用测频法，设计一个4位十进制数字显示的数字频率计2.其测量的范围为1~9999KHz课程设计进度安排武汉理工大学应用设计报告序号阶段内容所需时间1方案设计1天2软件设计2天3系统调试1天4撰写报告1天合计5天指导教师

2、签名：年月日系主任（或责任教师）签名：年月日目录摘要IAbstractII1FPGA、VHDL以及QuartusII简介1武汉理工大学应用设计报告1.1FPGA简介11.2VHDL简介11.3QuartusII简介22频率测量原理及方案32.1设计要求32.2测频原理33系统设计43.1系统实现方案提出及确定43.2系统组成54数字频率计VHDL设计与仿真65心得体会116参考文献12附录13武汉理工大学应用设计报告武汉理工大学应用设计报告摘要数字频率计是采用数字电路制做成的能实现对周期性变化信号频率测量的仪器。频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值，其扩展功能可

3、以测量信号的周期和脉冲宽度。数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差。若使用现场可编程门阵列FPGA来实现，可使整个系统大大简化，而且提高了系统的整体性能和可靠性。本文介绍了测频原理，在此基础上描述了如何通过VHDL语言编程，在QuartusII仿真平台上编译、仿真、调试，设计出一个4位十进制数字显示的数字频率计。关键字：FPGA，数字电路，测频法，数字频率计III武汉理工大学应用设计报告AbstractDigitalfrequencymeterismadeofdigitalcircuitsystemcanachi

4、eveperiodicchangesignalfrequencymeasurementinstrument.Frequencymeterismainlyusedtomeasuresinewave,rectangularwave,trianglewaveandsharppulseandotherperiodicsignalfrequencyvalue.Itsexpansionfunctioncanmeasurethesignalcycleandpulsewidth.Digitalfrequencymeterisatypicalapplicationofdigitalcircuit,theact

5、ualhardwaredesignusedmoredevices,wiringismorecomplex,andwillproducerelativelylargedelay,resultinginmeasurementerror.IfthefieldprogrammablegatearrayFPGAisused,thewholesystemcanbegreatlysimplified,andthewholeperformanceandreliabilityofthesystemcanbeimproved.Thispaperintroducestheprincipleoffrequencym

6、easurement,basedonthedescriptionofhowtousetheVHDLprogramminglanguage,intheQuartusIIsimulationplatformcompiler,simulationanddebugging,thedesignofadigitalfrequency4decimaldigitaldisplaymeter.Keywords:FPGA,digitalcircuit,frequencymeasuringmethod,digitalfrequencymeterIII武汉理工大学应用设计报告III武汉理工大学应用设计报告1FPGA

7、、VHDL以及QuartusII简介首先对设计所采用的可编程逻辑器件FPGA、VHDL和QuartusII进行简单的介绍。1.1FPGA简介FPGA是20世纪80年代中期出现的高密度可编程逻辑器件，它一般由布线资源分隔的可编程逻辑单元构成阵列，又由可编程I/O单元围绕阵列构成整个芯片，排列阵列的饿逻辑单元由布线通道中的可编程内连线连接起来实现一定的逻辑功能。一个FPGA包含丰富的具有快速系统速度的逻辑门、寄存