计算机组成原理实验报告-单周期cpu的设计与实现

计算机组成原理实验报告-单周期cpu的设计与实现

ID:9182441

大小:842.66 KB

页数:36页

时间:2018-04-20

计算机组成原理实验报告-单周期cpu的设计与实现_第1页
计算机组成原理实验报告-单周期cpu的设计与实现_第2页
计算机组成原理实验报告-单周期cpu的设计与实现_第3页
计算机组成原理实验报告-单周期cpu的设计与实现_第4页
计算机组成原理实验报告-单周期cpu的设计与实现_第5页
资源描述:

《计算机组成原理实验报告-单周期cpu的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、电子科技大学计算机科学与工程学院标准实验报告(实验)课程名称:计算机组成原理实验电子科技大学教务处制表电子科技大学36实验报告学生姓名:郫县尼克杨学号:66指导教师:陈虹实验地点:主楼A2-411实验时间:12周-15周一、实验室名称:主楼A2-411二、实验项目名称:单周期CPU的设计与实现。三、实验学时:8学时四、实验原理:(一)概述指令0指令1指令5指令2指令41个时钟周期Clock单周期(SingleCycle)CPU是指CPU从取出1条指令到执行完该指令只需1个时钟周期。一条指令的执行过程包括:取指令→分析指令→取操作数→执行指令→保存结果。对于单周期CPU来说

2、,这些执行步骤均在一个时钟周期内完成。(二)单周期cpu总体电路本实验所设计的单周期CPU的总体电路结构如下。(三)MIPS指令格式化36MIPS指令系统结构有MIPS-32和MIPS-64两种。本实验的MIPS指令选用MIPS-32。以下所说的MIPS指令均指MIPS-32。MIPS的指令格式为32位。下图给出MIPS指令的3种格式。263125212016151110650oprsrtrdsafuncR型指令263125212016150oprsrtimmediateI型指令2631250opaddressJ型指令本实验只选取了9条典型的MIPS指令来描述CPU逻辑电

3、路的设计方法。下图列出了本实验的所涉及到的9条MIPS指令。一、实验目的1、掌握单周期CPU的工作原理、实现方法及其组成部件的原理和设计方法,如控制器、运算器等。 2、认识和掌握指令与CPU的关系、指令的执行过程。 3、熟练使用硬件描述语言Verilog、EDA工具软件进行软件设计与仿真,以培养学生的分析和设计CPU的能力。二、实验内容(一)拟定本实验的指令系统,指令应包含R型指令、I型指令和J型指令,指令数为9条。(二)CPU各功能模块的设计与实现。(三)对设计的各个模块的仿真测试。(四)整个CPU的封装与测试。三、实验器材(设备、元器件):(一)安装了XilinxIS

4、EDesignSuite13.4的PC机一台36(二)FPGA开发板:AnvylSpartan6/XC6SLX45(三)计算机与FPGA开发板通过JTAG(JointTestActionGroup)接口连接,其连接方式如图所示。一、实验步骤一个CPU主要由ALU(运算器)、控制器、寄存器堆、取指部件及其它基本功能部件等构成。 在本实验中基本功能部件主要有:32位2选1多路选择器、5位2选1多路选择器、32位寄存器堆、ALU等。(一)新建工程(NewProject)启动ISEDesignSuite13.4软件,然后选择菜单File→NewProject,弹出NewProje

5、ctWizard对话框,在对话框中输入工程名CPU,并指定工作路径D:Single_Cycle_CPU。(二)基本功能器件的设计与实现(1)多路选择器的设计与实现a.5位2选1多路选择器(MUX5_2_1)的设计与实现在ISE集成开发环境中,在工程管理区任意位置单击鼠标右键,在弹出的菜单中选择NewSource命令,创建一个VerilogModule模块,名称为:MUX5_2_1,然后输入其实现代码:moduleMUX5_2_1(input[4:0]A,input[4:0]B,inputSel,output[4:0]O);assignO=Sel?B:A;endmodul

6、e在ISE集成开发环境中,对模块MUX5_2_1进行综合(Synthesize),综合结果如图所示:36在ISE集成开发环境中,对模块MUX5_2_1进行仿真(Simulation)。输入如下测式代码:moduleMUX5_2_1_T;//Inputsreg[4:0]A;reg[4:0]B;regsel;//Outputswire[4:0]C;//InstantiatetheUnitUnderTest(UUT)MUX5_2_1uut(.A(A),.B(B),.sel(sel),.C(C));initialbegin//InitializeInputsA=0;B=0;sel

7、=0;//Wait100nsforglobalresettofinish#100;A=5'b10100;B=0;sel=1;//Wait100nsforglobalresettofinish#100;A=1;B=5'b10000;sel=0;//Wait100nsforglobalresettofinish#100;A=5'b00000;B=5'b11000;sel=1;//Addstimulushereend36endmodule然后进行仿真,仿真结果如图所示:b.32位2选1多路选择器的设计与实现在ISE集成开发环境中,在

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。