并行和串行接口电路

并行和串行接口电路

ID:9339194

大小:211.50 KB

页数:23页

时间:2018-04-28

并行和串行接口电路_第1页
并行和串行接口电路_第2页
并行和串行接口电路_第3页
并行和串行接口电路_第4页
并行和串行接口电路_第5页
资源描述:

《并行和串行接口电路》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第10章并行和串行接口电路1.教学目的和要求:掌握串行通信和并行通信的概念掌握并行接口电路8255A的使用掌握串行接口电路8251A的使用2.教学重点:8255A的使用8251A的使用3.掌握难点:8255A的使用8251A的使用5.教学方法:课堂讲授6.教学内容摘要:10.1概述10.1.1并行通信1.并行接口数据总线输入数据输出数据准备好控制寄存器输输入数据准备好输入数据准备好入设中断请求输入应答备状态寄存器CPU复位总线系统IOR输入缓冲寄存器IOW输出数据输AEN输出缓冲寄存器输出数据准备好出地址总线地址设CS备译码器输出

2、应答A0A1图10.1并行接口与CPU、外设的连接2.并行接口的组成⑴状态寄存器状态寄存器用来存放外设的信息,CPU通过访问这个寄存器来了解某个外设的状态,进而控制外设的工作,以便与外设进行数据交换。⑵控制寄存器并行接口中有一个控制寄存器,CPU对外设的操作命令都寄存在控制寄存器中。⑶数据缓冲寄存器在并行接口中还设置了输入缓冲寄存器和输出缓冲寄存器,缓冲器是用来暂存数据。因为外设与CPU交换数据,CPU的速度远远高于外设的速度。例如,打印机的打印速度与CPU的速度相差的远不止是一个数量级,在并行接口中设置缓冲器,把要传送的数据先放

3、入缓冲器中,打印机按照安排好的打印队列进行打印,这样可以保证输入,输出数据的可靠性。3.数据输入过程数据输入过程,指的是外设向CPU输入数据。①当外设将数据通过数据输入线送给接口时,先使状态线“输入数据准备好”为高电平。然后通过接口把数据接收到输入缓冲寄存器中,同时把“输入回答”信号置成高电平“1”,并发给外设。②外设接到回答信号后,将撤消“输入数据准备好”的信号。当接口收到数据后,会在状态寄存器中设置“准备好输入”状态位,以便CPU对其进行查询。③接口向CPU发出一个中断请求信号,这样CPU可以用软件查询方式,也可以用中断的方式

4、将接口中的数据输入到CPU中。④CPU在接收到数据后,将“准备好输入”的状态位自动清除,并使数据总线处于高阻状态。准备外设向CPU输入下一个数据。4.数据输出过程数据输出过程,指的是CPU向外设输出数据。①当外设从接口接收到一个数据后,接口的输出缓冲寄存器“空”,使状态寄存的“输出数据准备好”状态位置成高电平“1”,这表示CPU可以向外设接口输出数据,这个状态位可供CPU查询。②此时接口也可向CPU发出一个中断请求信号,同上面的输入过程相同,CPU可以用软件查询方式,也可以用中断的方式将CPU中的数据通过接口输出到外设中。当输出数

5、据送到接口的输出缓冲寄存器后,再输出到外设。③与此同时,接口向外设发送一个启动信号,启动外设接收数据。外设接收到数据后,向接口回送一个“输出回答”信号。④接口电路收到该信号后,自动将接口状态寄存器中的“准备好输出”状态位重新置为高电平“1”,通知CPU可以向外设输出下一个数据。10.1.2串行通信数据总线RRDYx控制寄存器TRDYx接状态寄存器收CPU复位串时入总线系统钟IOR并数据输入寄存器出串行数据输入IOW发AEN数据输出寄存器并送入时地址总线地址串钟译码器CS出串行数据输出C/DMODEM控制图10.2串行接口与CPU、

6、外设的连接1.串行接口的组成串行接口是通过系统总线和CPU相连,串行接口部件的典型结构如图10.2所示。主要由控制寄存器、状态寄存器、数据输入寄存器和数据输出寄存器4部分组成。⑴控制寄存器控制寄存器用来保存决定接口工作方式的控制信息。⑵状态寄存器状态寄存器中的每一个状态位都可以用来标识传输过程中某一种错误或当前传输状态。⑶数据寄存器①数据输入寄存器:在输入过程中,串行数据一位一位地从传输线进入串行接口的移位寄存器,经过串入并出(串行输入并行输出)电路的转换,当接收完一个字符之后,数据就从移位寄存器传送到数据输入寄存器,等待CPU读

7、取。②数据输出寄存器:在输出过程中,当CPU输出一个数据时,先送到数据输出缓冲寄存器,然后,数据由输出寄存器传到移位寄存器,经过并入串出(并行输入串行输出)电路的转换一位一位地通过输出传输线送到对方。串行接口中的数据输入移位寄存器和数据输出移位寄存器是为了和数据输入缓冲寄存器和数据输出缓冲寄存器配对使用的。在学习串行通信方式时,很有必要了解一下有关串行通信中的一些基本概念,这里仅做简单介绍。2.串行通信中使用的术语⑴发送时钟和接收时钟把二进制数据序列称为比特组,由发送器发送到传输线上,再由接收器从传输线上接收。二进制数据序列在传输

8、线上是以数字信号形式出现,即用高电平表示二进制数1,低电平表示二进制数0。而且每一位持续的时间是固定的,在发送时是以发送时钟作为数据位的划分界限,在接收时是以接收时钟作为数据位的检测。①发送时钟:串行数据的发送由发送时钟控制,数据发送过程是:把并行

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。