cadence的pcb设计

《cadence的pcb设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、CADENCE的PCB设计(ALLEGRO的使用)一、ALLEGRO的基本设计步骤1、设计准备2、网表文件的调入3、布局准备及布局4、阻抗计算和控制5、PCB布线6、覆铜处理7、GLOSS功能8、字符调整等9、设计检查10、光绘输出11、光绘检查二、设计准备原理图设计并输出网表后，从projectmanager点击LAYOUT进入Allegro的CADENCE的PCB设计。图1：ProjectManager界面MenuBarIconRibbonControlPanelDesignWindowStatusWindowC

2、onsoleWindow1．面设置为了能够快捷地操作，应该有效地设置工具条。推荐的设置如图6：图6：推荐的工具条设置　　　在Allegro的数据库中，所有元素都有一个类属性(CLASS)或子类属性（SUBCLASS）例如，在TOP层的一根连线，它的类属性就是Etch，子类属性就是Top。Etch类在电路板每一层都有子类属性。相似的类构成组（GROUP）例如，Etch、Pin、Via、DRC等都属于Stack-up如下图：通过控制面板的Visibility标签，可以改变Etch、Pin。Via、和DRC的各个子类。　　

3、　　　　另外还可以选择Display-Color/Visibility或单击按钮来确定所有组中各类和各个子类的颜色，如下图:SelecacolorAllegro按照项目的属性分为7个Group。看图常用以下4个Group：Geometry--器件外型的显示及丝印等Manufacturing--测试点标识（Probe-Bottom），孔径标识（Ncdrill-Figure），孔径表（Ncdrill-Legend）等等Stack-up--电路层、焊盘、过孔等等Component--器件位号的显示及丝印等1．屏幕操作图形的

4、缩放用以下图标：系统定义功能键：F9--缩小F10--放大滑屏操作：三键鼠标：按住中键，拖动鼠标。双键鼠标：同时按住SHIFT和右键，拖动鼠标。点鼠标右键，可分别选Done、Oops、Cancel，完成操作、取消上一步操作、取消全部操作。ALLEGRO用户界面主要包括下拉菜单栏（MenuBar）、图表栏（IconRibbon）、设计窗口(DesignWindows)、命令窗口(CondoleWindow)、状态窗口(StatusWindow)和控制面板(ControlPanel)：下拉菜单栏：提供了所有编辑命令图表栏

5、：图示Allegro的常用命令设计窗口：设计区域命令窗口：显示信息及输入命令状态窗口：提示现行命令及鼠标所在的X，Y坐标。该坐标值随鼠标的移动而改变。状态窗口还有一个Stop按钮，它可以停止现行命令的运行。控制面板：一般在用户界面的最右端，如图2所示：其中，控制按板包括三个按钮：Option、Find及Visibility，，还有一全局视窗，位于下方。为提供更大的设计空间，Allegro的控制面板允许用户根据方便移动到屏幕任何位置，方法是：选择View-customization，就会出现如下图3所示窗口，可以根据设

6、计者需要选择任何一种方式。还可以通过ZOOM菜单放大缩小设计的局部或整体，或是按F10放大F11缩小，也可以用PAN命令来拖拉设计方法是：按住三键鼠标的中间或Shift+右键然后拖动鼠标。如果要查看某个元件的信息，可以通过下拉菜单Display-Element或是点击图标。图4如果想打开、新建或保存文件，可以点击图标如果需要帮助，可以点击图标等等…3．快捷键：F1help;SF1:addconnect;F2done;SF2:grid;F3oops;SF3:highlightpick;F4cance;SF4:dehig

7、hlightALL;F5showelement;SF5:redisplay;F6propertynets;SF6:slide;F7editvertes;SF7:move;F8propertyrefdes;SF8:(available);F9windowIN;SF9:writetempF10放大；F11缩小；4．库路径的设置从ALLEGRO中选择setup—preferences—design_paths(也可从projectmanager中的setup进入)ALLEGRO需要设置padpath焊盘库和psmpath器

8、件库点击padpath后面的按钮进入钩上expand选项，点击新建插入按钮，新加一条库的路径，指到相应的焊盘库路径如上图所示的：g:zteliballegrolibzte_pads路径。同样的方法设置psmpath器件库路径到指定的库路径。如果不设置库路径则CADENCE缺省的路径是CADENCE安装库路径和当前PCB所在的physic