基于fpga的智能电子抢答器的设计

基于fpga的智能电子抢答器的设计

ID:9960521

大小:403.51 KB

页数:18页

时间:2018-05-12

基于fpga的智能电子抢答器的设计_第1页
基于fpga的智能电子抢答器的设计_第2页
基于fpga的智能电子抢答器的设计_第3页
基于fpga的智能电子抢答器的设计_第4页
基于fpga的智能电子抢答器的设计_第5页
资源描述:

《基于fpga的智能电子抢答器的设计》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、基于FPGA的智能电子抢答器的设计报告人:XXX学号:XXXXXX指导老师:XXX毕业设计答辩毕业设计答辩课题简介:基于VHDL语言,并采用FPGA作为控制核心,设计一种四路智能电子抢答器,使其能够实现正确显示最先抢答的选手号码,对答题时间进行l00S的限时报警以及复位重新抢答的功能。具有电路简单、操作方便、灵敏可靠等优点。毕业设计答辩实施方案:利用VHDL硬件描述语言进行编程,我的这个设计主要包括七个模块:判断模块,锁存模块,转换模块,扫描模块,片选模块,定时报警模块和译码模块。编程完成后,用QuartersII软件进行编译,验证正确后再进行仿真。最后利用cycl

2、one中的EP1C3T144C8制作成实际的系统进行测试。毕业设计答辩电子抢答器源程序抢答鉴别模块FENG--feng.vhd LIBRARYIEEE;USEIEEESTD_LOGIC_1164.ALL;ENTITYFENGISPORT(CP,CLR:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDFENG;ARCHITECTUREFENG_ARCOFFENGISBEGINPROCESS(CP,CLR)BEGINPROCESS(CP,CLR)BEGINIFCLR=‘0'THENQ<=’0’;ELESIFCP'EVENTANDCP='0'THENQ<=‘

3、1’;ENDIF;ENDPROCESS;ENDFENG_ARC;毕业设计答辩片选信号产生模块SEL--sel.vhdLIBRARYIEEE;USEIEEESTD_LOGIC_1164.ALL;ENTITYSELISPORT(CLK:INSTD_LOGIC;a:OUTINTEGERRANGE0TO7);ENDSEL;ARCHITECTURESEL_ARCOFSELISBEGINPROCESS(CLK)VARIABLEAA:INTEGERRANGE0TO7;BEGINIFCLK'EVENTANDCLK='1'THENAA:=AA+1;ENDIF;A<=AA;ENDPRO

4、CESS;ENDSEL_ARC;锁存器模块LOCKB--lockb.vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYLOCKBISPORT(D1,D2,D3,D4:INSTD_LOGIC;CLK,CLR:INSTD_LOGIC;Q1,Q2,Q3,Q4,ALM:OUTSTD_LOGIC);ENDLOCKB;ARCHITECTURELOCK_ARCOFLOCKBISBEGINPROCESS(CLK)BEGINIFCLR='0'THENQ1<='0';Q2<='0';Q3<='0';Q4<='0';ALM<='0';ELSI

5、FCLK'EVENTANDCLK='1'THENQ1<=D1;Q2<=D2;Q3<=D3;Q4<=D4;ALM<='1';ENDIF;ENDPROCESS;ENDLOCK_ARC;毕业设计答辩转换模块CH41A--ch41a..vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCH41AISPORT(D1,D2,D3,D4:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDCH41A;ARCHITECTURECH41_ARCOFCH41AISBEGINPROCESS(D1,D

6、2,D3,D4)VARIABLETMP:STD_LOGIC_VECTOR(3DOWNTO0);BEGINTMP:=D1&D2&D3&D4;CASETMPISWHEN"0111"=>Q<="0001";WHEN"1011"=>Q<="0010";WHEN"1101"=>Q<="0011";WHEN"1110"=>Q<="0100";WHENOTHERS=>Q<="1111";ENDCASE;ENDPROCESS;ENDCH41_ARC;3选1模块CH31A--ch31a.vhdLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYC

7、H31AISPORT(SEL:INSTD_LOGIC_VECTOR(2DOWNTO0);D1,D2,D3:INSTD_LOGIC_VECTOR(3DOWNTO0);Q:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDCH31A;ARCHITECTURECH31_ARCOFCH31AISBEGINPROCESS(SEL,D1,D2,D3)BEGINCASESELISWHEN"000"=>Q<=D1;WHEN"001"=>Q<=D2;WHEN"111"=>Q<=D3;WHENOTHERS=>Q<="1111";ENDCASE;ENDPROCESS

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。