2005~2006学年第二学期《数字逻辑》考试试题(A卷).ppt

《2005~2006学年第二学期《数字逻辑》考试试题(A卷).ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、北京工业大学计算机学院2005~2006学年第二学期《数字逻辑》考试试题A卷考试时间：2006年月日时分至时分（闭卷）学号:姓名：成绩：_题号：一二三四得分：一.填空题（每题2分，共26分）1.数制转换3.已知[x1]补=11111101，[x2]补=11110100，请写出：[x1+x2]补=，x1+x2=。4.已知十进制数36对应的BCD代码是01101001，它采用的编码规则是。5.已知函数依照对偶规则写出其对偶式：2.已知[x]反=10000000，请写出：[x]原=；[x]补=；x=。6.已知函数

2、，写出该函数的最小项表达式和最大项表达式：1二.简答题（每题6分，共24分）1.已知由与非门和或非门构成的RS锁存器电路分别如下，请分别给出各自的次态状态表和特性方程。（提示：注意约束项的使用。不需写条件等式）00011110012.逻辑表达式在什么条件下会出现险象？请用增加冗余项的方法消除险象。0001111001&&≥1≥123.已知一个同步时序电路的原始状态表如下，请用隐含表的方法进行化简，并画出最简状态图。4.74LS139是由两个独立的2-4译码器组成的集成电路。根据下图写出电路的真值表。01AB

3、/0E/1BA/0E/1CA/0D/1DE/1B/0EE/1B/0Y(t+1)/z1Y01Y11Y21Y32Y02Y12Y22Y31G1B1A2G2B2A74LS1391&XYZYZ&GS3三.分析题（每题10分，共30分）1.按照下面给出的逻辑电路图进行电路分析（D0=D01D00，各触发器的初态为0），写出输入（激励）方程和状态转移表（或图），并说明其功能。42.下图中输入端Y3Y2Y1Y0是余3码，通过四位二进制加法器转换输出为另外一组代码。请分析此图中F3F2F1F0是何种代码？要求写出真值表，写

4、出分析过程。四位二进制数加法器10153.已知74LS194的功能表和构成的电路如下，请写出上电清零后，电路在CLK控制下的状态转移表，并说明电路功能。/CLRS1S0CLK功能0清零100↑保持101↑右移RinQA110↑左移QDLin111↑置数74LS194功能表：≥10116四.设计题（每题10分，共20分）1.用VerilogHDL描述一个带有负有效使能端的四选一多路选择器，当使能端无效时，多路选择器输出为0。要求写出真值表，逻辑表达式，列出程序清单。72.根据下面的功能表用Veril

5、ogHDL设计一位按余3码编码的二-十进制计数器。要求画出二进制状态表或状态图，列出程序清单。（注意QD是高位）功能表：输入端输出端说明/CLR/LDPTCPQDQCQBQARCO0↑00000清零10↑DCBA*并行置数1111↑加1*余3码计数110QDQCQBQA*保持110QDQCQBQA0保持*当计数器计为1100，且T=1时，RCO=1。8