多路同步串口的FPGA传输实现.pdf

《多路同步串口的FPGA传输实现.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、Design设计应用0栏目编辑韩汝水多路同步串口的FPGA传输实现DesignofMulti—channelSynchronousSerialTransmissionBaseonFPGA■詹必胜吴斌方杨光友湖~LTql,大学(湖北武汉430068)路数据，经过缓冲后再发送至ARM进行数据的高级处理的方案，系统结构图如图1所示。如图1所示，DSP传输8路串行数据，每路数据速度为60kB／S，时钟频率为60MHz。即每秒60×32=1920kbps，由此可得FPGA向ARM发送数据带宽为60x8×32=15．360Mbit／S。根据系统的这一要求，FPGA选用Alt

2、era公司CYClOne2湖北省自然科学基金引言ep2c5q208c8，此型号的FPGA拥有4608个逻项目(编号：2007AB随着集成电路技术的发展，FPGA；~HDSP辑单元，142个用户引脚，119808bit的内嵌A255)资助以及ARM以其体积小、速度快、功耗低、设RAM，以及2个内嵌PLL锁相环，资源丰富【1『J2】2009-~3月14日收到本计灵活、利于系统集成、扩展升级等优点，被文修改稿。广泛地应用于高速数字信号传输及数据处理，以DSP+FPGA+ARM的架构组成满足实时性FPGA处理模块实现要求的高速数字处理系统已成为一种趋势，DSP的串口传输

3、方式为同步串口，每组本文主要研究FPGA在高速多路数据传输中DSP串口有4个端口，分别为：clk，frame，的应用。data—a，data_bI。数据端口有两个，本例中只使能data_a，以下统一称为data。系统结构DSP同步串口传输时序如图2所示，当图1系统结构在DSP多路串行数据同时向ARM发送frame为1时，串行数据有效，当frame为0的系统中，因为数据通道有并行要求，应用时，一帧数据传输结束。本例中DSP传输的FPGA硬件并行的特点，由FPGA并行接收多一帧数据为32bit。FPGA内部采用异步FIFO解决DSP时钟8路串臼频率和FPGA时钟频率

4、不匹配的问题，写时钟由DSP输出的同步时钟信号提供，时钟频—DSPFPGA8路32位并行＼ARM率为60MHz；读时钟由FPGA的锁相环PLL数据依次发送／时钟提供，PLL输出时钟频率为100MHz。接收模块同步串口端数据采集接受数据及由于DSP的8个同步串口同时写入，(8路信号)及整理发送控制信号线更高级处理FPGA数据接收模块一共有8个，每个模块接一收到的数据都存放在一个特定的FIFO中，将其称之为R_FIFO。WWW．eepw．c。m．cnl2009．5重孑虚品尿l囵“-T一翠鬻焉设‘计I应J二L用，_r

5、Designt矗：；《爨◇n栏目编辑韩汝水入R_F

6、IFO的数据输入口，将R_FIFO的写使厂一．__J能置高，向R_FIFO发出写入请求，写入此时的数据至R_FIFO中，依次循环。当R_FIFOI中的数据个数不为0时，即向FPGA的发送模LEFT．JUSTIFlEDSAMPLExL，：(e／、／、—hIPAIR＼／＼／、／(LSBn)(n广l。块发送请求。发送模块接收模块接收到DSP同步串口数据后，I冬l2DSP同步串口传输时序l冬l即通过reg与answer信号与FPGA数据发送模块之间进行数据传输，如图3所示。当接收模块有请求时，发送模块即将接收模块采集到的数据写入发送模块的缓存FIFO中，将其称之为S_F

7、IFO。每轮从R_FIFO中传输的8个数据均依次存入S_FIFO中。因为DSP的8个同步串口均同时工作，可以认为当有一个输入模块的数据接收完毕时，8个端口的数据均应该接收完毕，保险起见，可以延时若干时钟周期后开始接收数据。从图3FPGA接收及发送端口0至端口7为一轮，若此时有端口没有数模块据，即可认为此端口暂无数据输出，用数据0替代，发送模块继续接收下一个端口的数据。网4SFIFO"qi操作的—用状态机来实现此功能，如图4所示。状态机}冬{发送模块完成FPGA向ARM的数据传抗干扰差分对请求输，当FPGA发送模块S—FIFO中的数据达到抗干扰差分对使能一定数量时

8、，FPGA即向ARM发出发送数据1FPGAr＼＼ARM请求，ARM即开始对FPGA进行数据的读取。32位并行数据)数据艘送模块数据接收端口FPGA中的S_FIFO同样也是异步FIFO。读取时钟(OE)图5FPGA和ARM的写时钟由锁相环提供100MHz；读时钟由数据传输读取使能(NGCSjARM的读取使能信号OE取反得到，读使能DSP输出信号为frame，clk，data，FPGA由ARM的片选信号NGCS取反得到。ARM以DSP同步串FI的输出时{~clk作为采集数据读取数据会产生NGCS与oE低电平信号，无的时钟。系统上电结束后，FPGA等待ARM操作时置高

9、。每次读取数据时NGCS