实验一1 1位全加器的设计(修改后)ppt课件.ppt

《实验一1 1位全加器的设计(修改后)ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、DE2介绍FPGA•CycloneIIEP2C35F672C6FPGAandEPCS16serialconfigurationdeviceI/ODevices•Built-inUSBBlasterforFPGAconfiguration•10/100Ethernet,RS-232,Infraredport•VideoOut(VGA10-bitDAC)•VideoIn(NTSC/PAL/Multi-format)•USB2.0(typeAandtypeB)•PS/2mouseorkeyboardport•Line-

2、in,Line-out,microphone-in(24-bitaudioCODEC)•Expansionheaders(76signalpins)Memory•8-MBSDRAM,512-KBSRAM,4-MBFlash•SDmemorycardslotSwitches,LEDs,Displays,andClocks•18toggleswitches•4debouncedpushbuttonswitches•18redLEDs,9greenLEDs•Eight7-segmentdisplays•16x2LCDd

3、isplay•27-MHzand50-MHzoscillators,externalSMAclockinput实验一1位全加器的设计一位全加器的原理分析一位全加器可由两个一位半加器与一个或门构成，其原理图如下图。该设计利用层次结构描述法，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块和ALTERA提供的二输入或门组成全加器电路；最后将全加器电路编译下载到实验箱，输入是两个加数：ain,bin,一个进位：cin这三个输入数据是1位（1bit),可由DE2的SW0,SW1,SW2提供为了显示更加清

4、楚，可以将ain,bin,cin的输出引出到DE2上的红色发光二极管显示，可选用LEDR0,LEDR1,LEDR2.输出是：和:sum进位:cout输出可由DE2的绿色发光二极管显示，可选用LEDG0,LEDG1步骤一：建立full_adder的工程(project)新建立full_adder工程（project)设置project相关参数设置project放置的位置及其名称,随后按Next继续添加文件到工程（project)中，在无相关文件需要添加的情况下，按Next继续选择FPGA目标器件，根据DE2的平台情

5、况，选择cycloneII系列的EP2C35F672C6,继续设置综合，仿真，时序分析软件，在此可以捆绑第三方工具，本次实验，选用软件自带的工具，按Next继续设置参数的总结，按Finish完成project的建立。步骤二：设计half_adder的Verilog模块由File->new,可打开下面的选项，选择VerilogHDLFile,按OK继续在打开的空白文档，编辑半加器的Verilog描述，并保存在左边projectNavigator窗口下选择files右击half_adder.v，在弹出的菜单中选择se

6、tastop-Levelentity。然后编译。验证half_adder.v的正确与否，进行仿真，一般先进行功能仿真，再进行时序仿真。为了仿真，首先编辑测试文件。本次实验由于系统简单，采用对输入信号进行输入波形编辑的方法得到激励文件激励文件生成：由file->new,打开如下选项框,选择OtherFiles中的VectorWaveformFile:由Edit->endtime，打开如下对话框，选择仿真时间区域，这次实验选择1us,然后点ok点击保存，将波形文件存盘为half_adder.vwf：将模块的端口信号选

7、入波形编辑框中。打开view->utilitywindows->nodefinder也可以双击下图所示空白处,在弹出的窗口右边单击Nodefinder出现Nodefinder的选择窗口Fitter项选择pins:all，然后点list，左边窗口会出现端口名称，点>>加入右边窗口后，OK也可以将打开的窗口中选择出现在设计中的所有端口，用鼠标拖至波形编辑窗口：编辑好波形文件（点击左边设置a，b的波形，可以自行选中一段修改），点击保存：进行功能仿真设置仿真器进行功能仿真:Assignments->setting,选择s

8、imulationsetting，在simulationmode中选择functional在对话框中的simulationinput中选择half_adder.vwf,指定激励文件（一般软件都自行加入了）由Processinggeneratfunctionalsimulationnetlist得到功能仿真的网表文件由Processingstartsimulation得