《数字电子技术》课程设计

《《数字电子技术》课程设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、《数字电子技术》课程设计目  录 1课程设计目的 …………………………………………………………………………22课程设计的任务及要求…………………………………………………….……23原件原理……………………………………………………………………….……….44设计方案…………………………………………………………………………………64.1 触发方案的选择………………………………………………………………64.2表决方案的选择………………………………………………………………74.3显示方案的选择……………………………………………………………...75三

2、人表决器的原理框图………………………………………………………….76单元电路的设计…………………………………………………………………..…76.1 触发电路设计………………………………………………………………..…76.2 表决电路设计………………………………………………………………..…86.3 计数部分电路设计………………………………………………………..…97仿真…………………………………………………………………………………………108硬件制作与调试…………………………………………………………………..…119心得体会………………………

3、…………………………………………………………1210元器件清单…………………………………………………………………………..…1311参考文献…………………………………………………………………………….…141课程设计的目的1、学习数字电路中基本逻辑门、JK触发器、555定时器、译码显示等单元的综合应用；2、记住逻辑代数的基本定律和常用公式； 3、会识别、选购常用电路元、器件，掌握常用电路元器件的检测方法； 4、掌握逻辑门电路的逻辑功能与主要参数的测试和使用方法； 5、能合理利用门电路设计表决器； 6、能熟练掌握电路原理，及时调试和排除故障2 

4、课程设计的任务与要求1、熟悉各集成逻辑元件的性能和设置元件的参数。 2、对电路图的原理进行分析，并对原理图进行改良，用仿真软件进行仿真调试，弄清楚电路的工作原理。 3、元件安装符合工艺要求，既考虑其性能又应美观整齐。焊接元件要注意焊点的圆润。 4、对元件的性能进行评估和替换、用性能和使用范围更好，更常用的元件进行替换，使自己实际的元件更接近实际使用。 5、学习数字逻辑电路的设计方法。6、熟知74ls74、74ls08、74HC4075、74ls373各引脚的功能及内部结构。 7、学会使用各集成芯片组成逻辑电路。 8、学会真值表与逻辑表达式及的

5、转换，能根据化简后的逻辑表达式画出逻辑电路。 9、完成“三人表决器”的安装与调试，及设计报告3原件原理74ls74触发器是能够存贮一位二进制数信号的基本逻辑单元电路。根据逻辑功能的不同，可以把触发器分为基本RS触发器、D触发器、JK触发器T和T’触发器等。在实际工作中，集成触发器因其高速性能和使用灵活方便，不仅作为独立的集成器件而被大量使用，而且还是组成计数器、移位寄存器或其它时序逻辑电路的基本单元电路。1．D触发器：74LS74是带置位和清零的双D型触发器，每个触发器都有一个单独清零“1”输入端并且有Q互补输出。数据输入端D的信息只在时钟脉

6、冲的上升沿被传递到Q端输出。2．J-K触发器：74LS76是带有置位和清零的双JK触发器，每个触发器都有一个单独清零置“1”输入端，有Q互补输出。为下降沿触发型JK触发器。3．本实验所用集成电路的管脚排列图。72LS74引脚图74ls0874ls86是常用的TTL2输入端四异或门在数字电路中常用，对应的coms器件是74hc86特点是电源功耗很低。他的电源电压4.75-5.25V，他能和7486，CT4086，DG74LS86，LH74LS86等元件相互代换。74HC4075高速tPD= 8 ns，（典型值）在VCC= 5 V，低功耗ICC=

7、 1µA，（最大）在TA= 25°C，高抗干扰VNIH= VNIL= 28 % VCC，（最小）输出驱动能力10，输入通道荷载对称的输出阻抗

8、IOH

9、 = IOL=4毫安，（最小）平衡传输延时tPLH= tPHL，宽工作电压范围VCC（OPR）= 2 V至6 V引脚和功能兼容74ls373(1).1脚是输出使能(OE),是低电平有效,当1脚是高电平时,不管输入3、4、7、8、13、14、17、18如何,也不管11脚(锁存控制端,G)如何,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)

10、全部呈现高阻状态(或者叫浮空状态); (2).当1脚是低电平时,只要11脚(锁存控制端,G)上出现一个下降沿,输出2(Q0)、5(Q1)、6(Q2)、9(Q3)、1