欢迎来到天天文库
浏览记录
ID:40902360
大小:219.50 KB
页数:6页
时间:2019-08-10
《数字电子技术-课程设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库。
1、第四章组合逻辑电路【例1】用Multisim分析图所示的逻辑电路,找出电路的逻辑函数式和真值表。8选1数据选择器74HC151的逻辑图和逻辑函数式见图。解:Multisim仿真如下:点击逻辑转换器图标,便弹出下面的操作窗口,设置Y的状态,点6击有真值表到最简逻辑函数式,即可得到化简后表达式:Y=B′D′+ABD+BC。如下图:若用计算法则:Y=A′B′C′D′+A′B′CD′+A′BCD′+A′BCD+AB′C′D′+AB′C′D+AB′CD′+ABC′D+ABCD′+ABCD=B′D′+ABD+BC计算结果和仿真结果相同,则说明答案正确。【例2】分析下图电路的逻辑功能,写出Y1、
2、Y2的逻辑函数式,列出真值表,指出电路完成什么逻辑功能。6解:从给定的逻辑图的输入到逐级写出输出的逻辑式,最后得出输出为:Y1=ABC+(A+B+C)•(AB+AC+BC)′=ABC+AB′C′+A′BC′+A′B′CY2=AB+BC+AC真值表如下:ABCY1Y20000000110010100110110010101011100111111由真值表可见,这是一个全加器电路。A、B、C为加数,被加数和来自低位的进位,Y1是和,Y2是进位输出。6第六章时序逻辑电路【例1】下图电路是可变进制计数器,试分析当控制变量A为1和0时电路各为几进制计数器。解:这是一个可以用同步置数法接成的可
3、控制计数器。在A=1的情况下,计数器Q3Q2Q1Q0=1011(十一)后给出LD′=0信号,下一个CLK脉冲到来时计数器被置成Q3Q2Q1Q0=0000状态,所以是十二进制计数器。在A=0情况下,计数器为1001时给出LD′=0信号,下一个CLK脉冲到来时计数器被置0,所以是十进制计数器。第一种,当A=0的情况下:6第二种,当A=1的情况下:6分析:根据图在Multisim中仿真结果如上,同分析结果一致,所以是十十二进制计数器。【例二】试用两片同步十进制计数器74160接成二十九进制计数器。解:采用整体置数法接成的二十九进制计数器。首先仍需将两片74160接成百进制计数器。然后将电
4、路的28状态译码产生LD′=0信号,同时加到两片74160上,在下一个计数脉冲(第二十九个输入脉冲)到达时,将0000同时置入两片74160中,从而得到二十九进制计数器。进位信号可以直接由门G的输出端引出。仿真如下:分析:在Multisim中运行结果是从0到28这二十九个数,所以是二十九进制计数器。6
此文档下载收益归作者所有