[应用文书]pll锁相环

[应用文书]pll锁相环

ID:22641487

大小:69.50 KB

页数:5页

时间:2018-10-30

[应用文书]pll锁相环_第1页
[应用文书]pll锁相环_第2页
[应用文书]pll锁相环_第3页
[应用文书]pll锁相环_第4页
[应用文书]pll锁相环_第5页
资源描述:

《[应用文书]pll锁相环》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、PLL(锁相环)电路原理及设计在通信机等所使用的振荡电路,其所要求的频率范围要广,且频率的稳定度要高。无论多好的LC振荡电路,其频率的稳定度,都无法与晶体振荡电路比较。但是,晶体振荡器除了可以使用数字电路分频以外,其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路,PhaseLockedLoop)技术,除了可以得到较广的振荡频率范围以外,其频率的稳定度也很高。此一技术常使用于收音机,电视机的调谐电路上,以及CD唱盘上的电路。一PLL(锁相环)电路的基本构成PLL(锁相环)电路的概要图1所示的为PLL(锁相环)电路的基本方块图。此所使用的

2、基准信号为稳定度很高的晶体振荡电路信号。此一电路的中心为相位此较器。相位比较器可以将基准信号与VCO(VoltageControlledOscillator……电压控制振荡器)的相位比较。如果此两个信号之间有相位差存在时,便会产生相位误差信号输出。(将VCO的振荡频率与基准频率比较,利用反馈电路的控制,使两者的频率为一致。)利用此一误差信号,可以控制VCO的振荡频率,使VCO的相位与基准信号的相位(也即是频率)成为一致。PLL(锁相环)可以使高频率振荡器的频率与基准频率的整数倍的频率相一致。由于,基准振荡器大多为使用晶体振荡器,因此,高频率振荡

3、器的频率稳定度可以与晶体振荡器相比美。只要是基准频率的整数倍,便可以得到各种频率的输出。从图1的PLL(锁相环)基本构成中,可以知道其是由VCO,相位比较器,基准频率振荡器,回路滤波器所构成。在此,假设基准振荡器的频率为fr,VCO的频率为fo。在此一电路中,假设frgt;fo时,也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出PD会如图2所示,产生正脉波信号,使VCO的振荡器频率提高。相反地,如果frlt;fo时,会产生负脉波信号。 (此为利用脉波的边缘做二个信号的比较。如果有相位差存在时,便会产生正或负的脉波输出。)此一PD脉波

4、信号经过回路滤波器(LoopFilter)的积分,便可以得到直流电压VR,可以控制VCO电路。由于控制电压vr的变化,VCO振荡频率会提高。结果使得fr=f。在f与f的相位成为一致时,PD端子会成为高阻抗状态,使PLL(锁相环)被锁栓(Lock)。相位比较器的工作原理此所说明的相位比较器为相位.频率比较器(PFC:Phase-FrequencyComparator)之型式,后述之LSIMC145163P便内藏有此一电路。此一型式的相位此较器并非只做相位的比较,也即是,并非只做之比较,在频率f不同的场合,也可以做为频率比较器工作原理。所谓相位差利

5、时△与时间t的关系为在只做相位检出的场合,例如,可能分辨不出是延迟300°或前进60°。可是,在相位-频率比较器中,如果frgt;fo则被视为是相位延迟。回路滤波器的选择方法回路滤波器的时间常数与PLL(锁相环)控制的良否有很大的关系。其详细的计算方法虽然不在此说明,但是,基准频率fr为l0kHz时,输往回路滤波器的脉波周期为0.1mS。为了保持电压值VR而增大回路滤波器的时间常数时,便无法追踪VCO的振荡频率的变化。如果时间常数太小时,会在VR上出现涟波,使PLL(锁相环)的稳定度恶化。因此,根据经验,回路滤波器的时间常数,选择大约为基准频率

6、的周期(1/fr)的数百倍。在此选择约为数十mS。PLL是Phase-LockedLoop(锁相环)的缩写。锁相环是指一种电路或者模块,它用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的(或者说,相干的)。由于锁定情形下(即完成捕捉后),该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差,所以很形象地称其为锁相器。而一般情形下,这种锁相环的三个组成部分和相应的运作机理是:    1鉴相器:用于判断锁相器所输出的时钟信号

7、和接收信号中的时钟的相差的幅度;   2可调相/调频的时钟发生器:用于根据鉴相器所输出的信号来适当的调节锁相器内部的时钟输出信号       的频率或者相位,使得锁相器完成上述的固定相差功能;    3环路滤波器:用于对鉴相器的输出信号进行滤波和平滑,大多数情形下是一个低通滤波器,用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。从上可以看出,大致有如下框图:  ┌─────┐   ┌─────┐   ┌───────┐   →─┤ 鉴相器 ├─→─┤环路滤波器├─→─┤受控时钟发生器├→┬─→  └──┬──┘   └─────┘   

8、└───────┘ │        ↑                          ↓     └──────────────────────

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。