DDS PLL可编程全数字锁相环及其应用

《DDS PLL可编程全数字锁相环及其应用》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、·28·遥　测　遥　控2002年11月DDS+PLL可编程全数字锁相环及其应用张　灿　刘笑宙(中国科学院研究生院　北京　100039)文　摘　提出一种采用DDS+PLL可编程全数字锁相环的设计方案,并介绍这种全数字锁相环的工作原理和应用。其中,锁相环采用数字控制频率综合器芯片NCO作为环路振荡器,锁相环路的相位误差调整期望值存放在RAM中,锁相环的工作状态和参数由计算机处理和控制。硬件电路采用大规模集成电路EPLD集成。锁相环路具有快捕、量化精度高、抗干扰性强,任意可编程的特点。主题词　全数字锁相环　直接数字频率合成器　锁相环前　言在现代数字通信中,数据

2、传输中一个很重要的问题就是同步问题。而同步系统中的核心技术就是锁相环。锁相环有模拟锁相环、模拟ö数字混合环、全数字锁相环等。前二种环路都要采用压控振荡器VCO,利用VCO输出本地参考频率。由于VCO采用模拟电路,这将带来元件饱和、直流漂移、非线性等问题。因此,全数字锁相环得到了越来越广泛的应用。本文介绍一种DDS(DirectDigitalSynthesizer)与PLL(PhaseLockedLoop)技术相结合,采用大规模集成电路EPLD芯片实现的全数字锁相环,用这种全数字锁相环实现的PSK解调器ö码同步器已应用于航天遥测技术中,它具有数字化、高精度

3、、高分辨率、高可靠性、小型化等优点。1　全数字化锁相环路的基本组成和原理全数字化锁相环路一般都是采用填充、扣除1～n个脉冲,或者是采取可控置位式DCO(数控振荡器)的方法来调整本地时钟的相位逐步逼近输入信号的相位,最终使环路锁定在输入信号的相位上。其实现方法示于图1、图2。图1、图2所示全数字锁相环,可以使环路同步时间加快,工作稳定可靠。但如果要求分辨　收稿日期:2002206217©1995-2004TsinghuaTongfangOpticalDiscCo.,Ltd.Allrightsreserved.第23卷第6期DDS+PLL可编程全数字锁相环及

4、其应用·29·率高,任意可编程,则必须采用频率综合器或者多级可变分频器,这样又会带来干扰和增加设备的成本、增大体积等问题。DDS和PLL技术相结合组成的全数字锁相环示于图3。它由可变复位随机徘徊滤波器、数值控制振荡器芯片NCO、总线接口电路、环路控制电路等组成。全数字多级量化鉴相器的作用是用来比较输入信号与本地NCO(数控振荡器)、输出的时钟信号的瞬时相位。并将这瞬时相位差转化为一组经过量化处理的“超前”或“滞后”反应环路相位误差大小的二进制量化电压,使环路的相位调整量随着环路相位差的大小而调整。这样必定会减少环路同步建立时间。量化的精度与采样频率有关,

5、采样频率越高,量化误差就愈小,相应的设备也就更复杂。可变复位随机徘徊滤波器对输入的噪声及高频分量起抑制作用,并且控制环路相位校正速度。NCO数控振荡器的作用是用来产生环路高稳定度、高精度、高分辨率的时钟。它的输出频率随着环路相差的大小而改变。1.1DDS的工作原理DDS是用数字合成技术实现的,采用QUALCOMM公司生产的单片、单通道50MHz的DDC芯片Q2220。Q2220加上DöA数模转换器、低通滤波器等组成环路数控振荡器NCO。其功能框图示于图4。Q2220主要由频率控制寄存器、相位累加器、正弦函数查找表等组成。首先,根据输出频率FG设置N位频率

6、控制寄存器的值5,N位相位累加器根据N位频率寄存器输出的值在采样时钟FS下进行相位累加,累加的结果通过正弦函数查找表,将相位累加器输出的离散数字变换为相应的正弦波形离散幅度数字。要得到模拟的正弦信号,还必须经DöA数模转换。由于DDS输出的谐波分量较丰富,再加上DöA转换器的非线性等因素,致使DDS输出的杂散度很高,这就需要使用低通滤波器将这些杂散波滤除。根据取样定理,DDS输出最高频率取时钟频率的40%。DDS直接数字频率合成器的输出频率用如下方程式表示©1995-2004TsinghuaTongfangOpticalDiscCo.,Ltd.Allri

7、ghtsreserved.·30·遥　测　遥　控2002年11月5FG=FS×N(1)2N其中FG为输出频率;FS为采样时钟频率;5为相位增量值;2为相位累加器的字长。由式(1)看出,DDS合成的频率由相位增量值5来决定(0,2P)之间的值,Q2220芯片有242P24级相位累加器,于是,将会有2(16777216)个不相同的值,最低有效位的变化将代表24相2位变化。因此,可以通过改变写入到频率控制寄存器的值5的大小,达到精确改变输出频率的目的,同时也保持了相位的连续性。同样,如果改变频率控制寄存器的值,也就相当于调整了相位的增量。P图5示出每个时钟周期

8、内相位的累积过程。4图5　相位累加的相位输出　　　　　　　　　正弦函数表的正弦输