eda上机实验报告

《eda上机实验报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、EDA上机实验报告班级:021211姓名：张育东学号：02121056实验一：QUARTUSII软件使用及组合电路设计仿真实验目的：学习QUARTUSII软件的使用，掌握软件工程的建立、VHDL源文件的设计和波形仿真等基本内容；实验内容：1.选一多路选择器的设计1.1实验内容首先利用Qiiartusll完成4选1多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。步骤：(1)建立工作库文件夹和编辑设计文件;(2)创建工程；(3)编译前设置；(4)全程编译；(5)吋序仿真。1.2程序设计:librar

2、yiccc;useieee.std_logic_l164.al1;entitymuxdlisport(s:INSTD_LOGiC_VECTOR(lDOWNTO0);a,b,c,d:INSTD_LOGIC;y:outstdlogicendmux41;architecturebehaviorofmuxdlisbeginprocess(s)beginIFs="00"THENy<=a;ELSIFs:"01"THENy<=b；RLSTFs=〃10〃THENy<=c；ELSIFs="ll"THENy<=d;ENDI

3、F;ENDPROCESS;ENDBEHAVIOR;1.3仿真波形SimulationWaveforms3PSeO.Ons160,0ns2400ns320.0ns400,0ns4€0,0ns5600ns640,0ns720.0ns800.0ns8800ns9600nsMosierTimeBar;APSo3j>s圉圉圏TJ1US0000.0000JUUUUOTJTTU[o]LTLTLT■mrJLT_rJIWAT~uLT[l]juuuijuinrJIWUOTuuuwTOJUITjuwJKuLTJW~i_rLT

4、AT_rLTJIT_rJKn_r^JWJKTJLTLTLTLTLTJITr醐讕曬匾腳則LrwuuMrwwnjwuranjLnruuiiwiMuiZZXMD[2][3][0][l]jimnnnnrifTOuinArwmjWLn_n_n_r™iw>LrwwiwiTOUiTOLririruirLnjin_r图四选一多路选择器波形仿真结果1.4结果分析通过对实验结果的研究，可以发现该程序成功实现了4选1多路选择器的功能。当s=00时，y=a；s=01时，y=b；s=10时，y=c；s=ll时，y=d.完全实现了

5、4选1多路选择器的功能。2.七段译码器程序设计仿真2.1实验原理：7段数码是纯组合电路，通常的小规模专用1C,如74或4000系列的器件只能作十进制BCD码译码，然而数字系统屮的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VIIDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。例1作为7段BCD码译码器的设计，输出信号LRD7S的7位分别接如实验图1数码管的7个段，高位在左，低位在衣。例如当LED7S输出为"0010010"

6、吋，数码管的7个段：g、f、e、d、c、b、a分别接0、0、1、0、0、1、0，实验中的数码管为共阳极的，接省低电平的段发亮，于是数码管显示“5”。COMabafbgecd•eCOMc引脚图M-M-W-K1-M-M-M-共阴极o3，b吻cd，e，f，g，曲3o—bo—~W———Co——do——eo——fa——w—go-—M—db

7、仿真波形。2.3程序设计：libraryieee;useieee.stdlogic1164.all;entitymu7isport(dat:instd_logic_vector(3downto0);1ed:outstd_logic_vector(6downto0));endmu7;architecturebehaveofmu7issignaltmp:std_logic_vector(6downto0);beginprocess(dat)begincasedatiswhen〃0000"=>tmp〈="00

8、00001〃；when"0001"=〉tmp<="1001111";when〃0010"=>tmp<="0010010〃；when〃0011"=>tmp<="0000110";when"OlOCTOtmpnOOllOO";when〃0101〃=〉tmp<=〃0100100";when"0110"=>tmp<=〃0100000";when〃0111〃=>tmp<="0001111";when"1000"=>tmp〈="0000000";whe