晶圆封装测试工序和半导体制造工艺流程

晶圆封装测试工序和半导体制造工艺流程

ID:22992905

大小:267.92 KB

页数:22页

时间:2018-11-02

晶圆封装测试工序和半导体制造工艺流程_第1页
晶圆封装测试工序和半导体制造工艺流程_第2页
晶圆封装测试工序和半导体制造工艺流程_第3页
晶圆封装测试工序和半导体制造工艺流程_第4页
晶圆封装测试工序和半导体制造工艺流程_第5页
资源描述:

《晶圆封装测试工序和半导体制造工艺流程》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、晶圆封装测试工序和半导体制造工艺流程.txt昨天是作废的支票;明天是尚未兑现的期票;只有今天才是现金,才能随时兑现一切。人总爱欺骗自己,因为那比欺骗别人更容易。A.晶圆封装测试工序一、TC检测1.缺陥检查DefectInspection2.DR-SEM(DefectReviewScanningElectronMicroscopy)用來检测出晶圆上是否有瑕疵,主要是微尘粒子、刮痕、残留物等问题。此外,对己印有电路阁案的阁案品圆成品而言,则需要进行深次微米范围之瑕疵检测。一般来说,阁案品圆检测系统系以白光或雷射光来照射晶圆表而。再由一或多组侦测器接收自晶圆表而绕射出来的光线,并将该

2、影像交由高功能软件进行底层图案消除,以辨识并发现瑕疵。3.CD-SEM(CriticalDimensioinMeasurement)对蚀刻后的图案作精确的尺寸检测。二、TC封装1.构装(Packaging)1C构装依使用材料可分为陶瓷(ceramic)及塑胶(plastic)两种,而目前商业应用上则以塑胶构装为主。以塑胶构装巾打线接合为例,其步骤依序为晶片切割(diesaw),黏晶(diemount/diebond)、焊线(wirebond)、封胶(mold)、剪切/成形(trim/form)、印字(mark)、电镀(plating)及检验(inspection)等。(1)晶片

3、切割(diesaw)晶片切割之目的为将前制程加工完成之晶圆上一颗颗之晶粒(die)切割分离。举例來说:以0.2微米制程技术生产,每片八寸晶圆上可制作近六百颗以上的64M微量。欲进行晶片切割,首先必须进行晶圆黏片,而后再送至晶片切割机上进行切割。切割完后之晶粒井然有序排列于胶带上,而框架的支撐避免了胶带的皱褶与晶粒之相互碰撞。(2)黏晶(diemount/diebond)黏晶之目的乃将一颗颗之晶粒置于导线架上并以银胶(epoxy)粘着固定。黏晶完成后之导线架则经由传输设备送至弹匣(magazine)

4、A),以送至下一制程进行焊线。(3)焊线(wirebond)1C构装制程(Pac

5、kaging)则是利用塑胶或陶瓷包装晶粒与配线以成集成电路(IntegratedCircuit;简称TC),此制程的目的是为了制造出所生产的电路的保护层,避免电路受到机械性刮伤或是商温破坏。最后整个集成电路的周闱会叫外拉出脚架(Pin),称之为打线,作为与外界电路板连接之用。(1)封胶(mold)封胶之主要目的为防止湿气由外部侵入、以机械方式支持导线、内部产生热量之去除及提供能够手持之形体。其过程为将导线架罝于框架上并预热,再将框架置于压模机上的构装模上,再以树脂充填并待硬化。(2)剪切/成形(trim/form)剪切之目的为将导线架上构装完成之晶粒独立分开,并把不需要的连接用

6、材料及部份凸出之树脂切除(dejvmk)。成形之0的则是将外引脚压成各种预先设计好之形状,以便于装置于电路板上使用。剪切与成形主要由一部冲压机配上多套不同制程之模具,加上进料及出料机构所組成。(3)印字(mark)及电镀(plating)印字乃将字体印于构装完的胶体之上,其目的在于注明商品之规格及制造者等资讯。(4)检验(inspection)晶片切割之目的为将前制程加工完成之晶圆上一颗颗之检验之目的为确定构装完成之产品是否合与使用。其中项目包括诸如:外引脚之平整性、共面度、脚距、印字是否清晰及胶体是否有损伤等的外观检验。(5)封装制程处理的最后一道手续,通常还包含了打线的过程

7、。以金线连接芯八与导线架的线路,再封装绝缘的塑料或陶瓷外壳,并测试集成电路功能是否正常。1.测试制程(InitialTestandFinalTest)(1)芯片测试(wafersort)(2)芯片目检(dievisual)(3)芯片粘贴测试(dieattach)(4)压煌强度测试(leadbondstrength)(5)稳定性烘焙(stabilizationbake)(1)温度循环测试(temperaturecycle)(7)离心测试(constantacceleration)(8)滲漏测试(leaktest)(9)高低温电测试(10)高温老化(burn-in)(11)老化后测

8、试(post-burn-inelectricaltestB.半导体制造工艺流程NPN高频小功率晶体管制造的工艺流程为:外延片一一编批一一清洗一一水汽氧化一一一次光刻一一检查一一清洗一一干氧氧化一一硼注入一一清洗一一UDO淀积一一清洗一一硼再扩散一一二次光刻一一检查一一单结测试一一清洗一一干氧氧化一一磷注入一一清洗一一铝下CVD—一清洗一一发射区再扩散一一三次光刻一一检查一一双结测试一一清洗一一铝蒸发一一四次光刻一一检查一一氢气合金一一正向测试一一清洗一一铝上CVD—一检查一一五次光刻一一检查

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。