实验六移位寄存器的设计

《实验六移位寄存器的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、实验六　移位寄存器的设计一、实验目的　1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。　2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。二、实验预习要求　1、复习有关寄存器及串行、并行转换器有关内容。　2、查阅CC40194、CC4011及CC4068逻辑线路。熟悉其逻辑功能及引脚排列。　3、在对CC40194进行送数后，若要使输出端改成另外的数码，是否一定要使寄存器清零？　4、使寄存器清零，除采用输入低电平外，可否采用右移或左移的方法？可否使用并行送数法？若可行，如何进行操作？5、若进行循环左移，图6－4接线应如何改接？6、画出用两片CC4019

2、4构成的七位左移串/并行转换器线路。7、画出用两片CC40194构成的七位左移并/串行转换器线路。三、实验设备及器件1、＋5V直流电源2、单次脉冲源3、逻辑电平开关4、逻辑电平显示器5、CC40194×2（74LS194）CC4011(74LS00)CC4068(74LS30)四、设计方法与参考资料1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。　

3、　本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图6－1所示。其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；SR为右移串行输入端，SL为左移串行输入端；S1、S0为操作模式控制端；为直接无条件清零端；图6－1CC40194的逻辑符号及引脚功能CP为时钟脉冲输入端。CC40194有5种不同操作模式：即并行送数寄存，右移(方向由Q0→Q3)，左移（方向由Q3→Q0），保持及清零。S1、S0和端的控制作用如表6－1。2、移位寄存器应用很广，可构成移位寄存器型计数器；顺序脉冲

4、发生器；串行累表6－1功能输入输出CPS1S0SRSLDOD1D2D3Q0Q1Q2Q3清除×0××××××××0000送数↑111××abcdabcd右移↑101DSR×××××DSRQ0Q1Q2左移↑110×DSL××××Q1Q2Q3DSL保持↑100××××××保持↓1××××××××加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。(1)环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图6－2所示，把输出端Q3和右移串行输入端SR相连接，设初始状态Q0Q1Q

5、2Q3＝1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表6－2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图6－2电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。表6－2CPQ0Q1Q2Q301000101002001030001图6－2环形计数器如果将输出QO与左移串行输入端SL相连接，即可达左移循环移位。(2)实现数据串、并行转换①串行/并行转换器串行/并行转换是指串行输入的数码，经转换电路之后变换成并行输出。图6－3是用二片CC40194（74L

6、S194）四位双向移位寄存器组成的七位串/并行数据转换电路。图6－3七位串行/并行转换器电路中S0端接高电平1，S1受Q7控制，二片寄存器连接成串行输入右移工作模式。Q7是转换结束标志。当Q7＝1时，S1为0，使之成为S1S0＝01的串入右移工作方式，当Q7＝0时，S1＝1，有S1S0＝10，则串行送数结束，标志着串行输入的数据已转换成并行输出了。串行/并行转换的具体过程如下：转换前，端加低电平，使1、2两片寄存器的内容清0，此时S1S0＝11，寄存器执行并行输入工作方式。当第一个CP脉冲到来后，寄存器的输出状态Q0～Q7为01111111，与此同时S1S0变为01，转换

7、电路变为执行串入右移工作方式，串行输入数据由1片的SR端加入。随着CP脉冲的依次加入，输出状态的变化可列成表6-3所示。由表6－3可见，右移操作七次之后，Q7变为0，S1S0又变为11，说明串行输入结束。这时，串行输入的数码已经转换成了并行输出了。当再来一个CP脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了准备。②并行/串行转换器并行/串行转换器是指并行输入的数码经转换电路之后，换成串行输出。图6－4是用两片CC40194（74LS194）组成的七位并行/串行转换电路，它比图6－3多了两只与非门G1和G2，电路