资源描述：
《毕业论文——EDA嵌入式实验开发板案例设计---综合模块》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、（20XX届）毕业设计（论文）题 目：EDA嵌入式实验开发板案例设计---综合模块学 院： 机电工程学院 专 业： 电子信息工程 班 级： 电信 学 号： 姓 名： 指导教师： 教 务 处 制 年 月 日IIIEDA嵌入式实验开发板案例设计---综合模块EDA嵌入式实验开发板案例设计---综合模块摘要基于自主设计的FPGA---SP6开发板的综合模块设计。本论文主要介绍一款采用自定义指令集的16位RIS
2、CMCU的设计与实现。采用硬件描述语言VHDL进行RTL级描述，自顶向下流程和模块化的方法进行设计。整体上分为5级流水:取指、译码、执行、存储、回写。可以执行算术运算、逻辑运算、读写存储器、IO口操作。设计了16级堆栈，可实现函数多级调用。该RISCCPU采用哈佛结构，有效的避免了流水线中的结构冒险。分析了该设计中的流水线所遇到的冒险问题，采取了一定的解决方案。并使用仿真工具Modelsim对个别模块进行了前、后仿真，ISE软件综合布局布线，并在XilinxSpartan6LX9芯片上经过验证。实现简易计算器效果。关键词：FPGA，sp
3、artan6，综合模块，RISC，流水线，VHDL，EDA案例设计29EDA嵌入式实验开发板案例设计---综合模块ThecasedesignBasedonembeddedexperimentalboardofEDA---IntegrateddesignAbstractTheIntegrateddesignbasedontheFPGAexperimentalboardwhichdesi-gnedbyourself. Thispapermainlyintroducestheprinciple andimplementationof a 16
4、bitRISC MCUwith self-definedinstructionset. UsingahardwaredescriptionlanguageVHDL toRTLdescription, top-downflowandmodular de-sign. OnthewholetheCPUisdividedintofivelevelspipeline:InstructionFetch, InstructionDecode,execution,MemoryAccess, WriteBack.Youcan performarithme
5、tic, logic, readandwritememory,IOoperation. Thedesignhave 16 levelstackwhich canrealizethe functionof Nestedfunctions.TheRISC CPUadop-te theHarvardstructure, effectivelyavoidthe hazardstructure inthepipeline.Thehazardinpipelineisanalyzedandsomemethodstosolvethehazard.usi
6、ngthe Modelsimtopost-simulationandbefore-simulation, ISEintegrated toolstosynthesizeandimpleming, andverificatingintheXilinx Spartan6LX9chip ,andrealizedsimplecalculator.Keywords:FPGA,spartan6,integratedmodules,RISC,pipeline,VHDL29EDA嵌入式实验开发板案例设计---综合模块目录摘要IIIAbstractIV目
7、录V1绪论71.1课题的来源71.2课题的意义71.3FPG案例开发国内外发展现状81.4RISCCPU国内外发展现状91.5课题研究的主要内容92方案设计与总体设计102.1RISCCPU的方案设计102.2方案评价102.3流水线112.3.1流水线的简单介绍112.3.1流水线的冒险分析及处理122.4RISCCPU的总体设计143FPGA设计173.1顶层模块的设计173.1.1分频模块183.1.2程序存储器183.1.3IF/ID流水线寄存器183.1.4DEC解码器193.1.7ID/EXE流水线寄存器223.1.8ALU
8、算术逻辑单元：223.1.9EXM/MEM流水线寄存器233.1.10RAM数据存储器233.1.12多路选择器233.1.13MEM/WB流水线寄存器243.1.14堆栈的设计：243.1.15控制器25
