systemc片上系统设计

《systemc片上系统设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、高等院校教材SystemC片上系统设计陈曦徐宁仪编著周祖成审定北京内容简介SystemC是被实践证明的优秀的系统设计描述语言，它能够完成从系统到门级、从软件到硬件、从设计到验证的全部描述。SystemC2.01已作为一个稳定的版本提交到IEEE，申请国际标准。本书为配合清华大学电子工程系SystemC相关课程的教学而编写。全书分9章，内容包括：硬件描述语言的发展史；SystemC出现的历史背景和片上系统设计方法学概述；SystemC的基本语法；SystemC的寄存器传输级设计和SystemC的可综合语言子集，以

2、及根据作者设计经历归结的RTL设计准则和经验；接口、端口和通道等SystemC行为建模的基础、交易级建模和通信细化；SystemC的Master-Slave通信库；一个SystemCTLM建模实例——片上总线系统；SystemC与VHDL/VerilogHDL的比较；SystemC的验证标准和验证方法学；SystemC开发工具SystemC_win、WaveViewer等，以及使用MATLAB进行SystemC算法模块的验证。每一章都精心编写了课后习题以配合教学的需要。本书可作为大学电子设计自动化（EDA）相关

3、课程教材，也可供电子工程技术人员作为SystemC设计、应用开发的技术参考书。本书丰富的实例源代码特别适合初学者根据内容实际运行、体会，举一反三，以掌握SystemC进行应用系统设计。书中全部源代码可以从http://www.sciencep.com上获得。图书在版编目（CIP）数据SystemC片上系统设计/陈曦，徐宁仪编著.—北京：科学出版社，2003.10高等院校教材ISBN7-03-012292-5I.S…Ⅱ.①陈…②徐…Ⅲ.SystemC语言−程序设计−高等学校−教材Ⅳ.TP312中国版本图书馆CI

4、P数据核字（2003）第091861号责任编辑杨凯筱戎责任制作魏谨责任制印刘士平封面设计李力出版北京东黄城根北街16号邮政编码：100717http://www.sciencep.com印刷北京东方科龙图文有限公司制作http://www.okbook.com.cn科学出版社发行各地新华书店经销2004年1月第一版开本：B5（720×1000）2004年1月第一次印刷印张：20印数：1～5000字数：367000定价：30.00元（如有印装质量问题，我社负责调换〈新欣〉）随着集成电路制造技

5、术的发展，人们已经可以将包括存储器、信号采集和转换电路、DSP、CPU核等模拟、数字和混合电路构成的一个完整的电子系统集成到一个芯片上，从而产生了片上系统（SystemonChip）的概念。片上系统的核心技术是深亚微米的甚大规模集成电路制造技术和系统设计技术。一方面，电子系统越来越复杂；另一方面，其市场寿命也越来越短，一个新产品往往上市几个月就被功能更新、更强大的产品代替了。这给电子设计带来了严峻的挑战。在传统的设计方法中，首先由系统工程师进行系统规范，进行系统分割，接着硬件与软件分开设计。硬件使用硬件描述语言

6、如VHDL或者VerilogHDL实现，软件使用C、C++或者汇编语言实现。软件的设计往往要迟于硬件。这种设计方法的缺点是系统设计、硬件设计和软件设计使用不同的语言，无法进行软硬件协同验证，系统验证成为制约设计效率的主要因素，迫切需要一种通用语言能够完成从系统、软件到硬件、门级各个层次的设计描述和验证，这就是系统设计语言（SystemLevelDescriptionLanguage）。当前系统设计语言的发展方向有两个。一是扩展传统的硬件描述语言VHDL和VerilogHDL，使它们支持抽象数据类型，从而具有系统

7、描述能力。这方面比较突出的工作之一是由Accellera组织（OpenVerilogInternational组织和VHDLInternational组织合并成立的硬件描述语言发展组织）的SystemVerilog。二是扩展传统的软件语言C和C++，使它们支持硬件描述。在SystemC出现之前已经有很多这方面的工作比较成功。但这方面的工作最突出的就是SystemC。SystemC在Synopsys等一批大公司的支持下得到了很大的发展，它已经成为很多EDA（电子设计自动化）工具除VHDL和VerilogHDL之外

8、的第三种支持语言。由于其开放性等特点，已经得到全世界工程师的欢迎和认可，许多大公司都推出了SystemC的开发工具。SystemVerilog可以粗略地理解为是Verilog的超集。业界多数人认为，如果它成为IEEE标准，很可能导致VHDL逐步退出历史舞台。同时业界也普遍认为，SystemC与SystemVerilog刚好构成互补的关系，“SystemVerilog的发展将会成为Sys