数字钟设计报告

数字钟设计报告

ID:364264

大小:219.50 KB

页数:20页

时间:2017-07-28

数字钟设计报告_第1页
数字钟设计报告_第2页
数字钟设计报告_第3页
数字钟设计报告_第4页
数字钟设计报告_第5页
资源描述:

《数字钟设计报告》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、目录1设计目的32设计任务33数字电子钟的电路系统设计33.1设计原理33.2方案确定43.2.1设计方案一43.2.2设计方案二53.2.3两种方案的比较53.2.4设计方案的确定63.3数字电子钟的电路设计63.3.1电源电路的设计63.3.2时间计数电路的设计73.3.3正点报时电路的设计83.3.4校时电路的设计93.3.5秒信号发生器的设计93.3.6译码驱动显示电路..................................................113.3.7数字电子钟的整体电路113.4设计电路的计算机模拟仿真与调试144电路的装配过程154.1电路模拟仿

2、真调试154.2电路焊接154.3实物的实际调试......................................................155实验数据和误差分析155.1实验数据............................................................155.2误差分析............................................................166元件清单..............................................................

3、167课程设计的收获、体会和建议............................................17致谢1920参考文献20201设计目的数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下,运用刚刚学过的数电知识设计并制作数字钟,而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路,通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法,从而实现理论与实践相结合。总的来说,此次课程设计,有助于学

4、生对电子线路知识的整合和电子线路设计能力的训练,并为后继课程的学习和毕业设计打下一定的基础。2设计任务设计制作一个数字电子钟设计指标:1.时间计数电路采用24进制,从00开始到23后再回到00;2.各用2位数码管显示时、分、秒;3.具有自动校时、校分功能,可以分别对时及分进行单独校时,使其校正到标准时间;4.计时过程具有报时功能,当时间到达整点前10秒开始,蜂鸣器1秒响1秒停地响5次。5.为了保证计时的稳定及准确,须由晶体振荡器提供时间基准信号。3数字电子钟的电路系统设计下面将详细介绍整个数字电子钟的电路系统设计过程。其中包括数字电子钟的设计原理,设计方案的确定,数字电子钟的电路设计计算

5、机仿真,电路的设计与调试几个设计部分。3.1设计原理数字电子钟是一个对标准频率(1HZ)进行计数的计数电路。它由振荡器、分配器、计数器、译码器和显示器电路组成。振荡器产生的时钟信号经过分频器形成秒脉冲信号,秒脉冲信号输入计数器进行计数,并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路,分计数器电路计满60后触发时计数器电路,当计满24小时后又开始下一轮的循环计数。20通过校时电路可以对分和时进行校时,且计时过程具有报时功能,当时间到达整点前10秒开始,蜂鸣器1秒响1秒停地响5次。3.2方案确定通过查找资料并展开讨论,共讨论出两个不同的设计方案,表

6、面上看,似乎两个方案都符合要求,但经过反复深究,并将两个方案加以比较,最终确定一个既符合本设计要求又具有比较强的可行性的方案作为此次设计的对象。3.2.1设计方案一方案一的设计主要是由555振荡电路,时间计数电路,校时电路和译码驱动电路组成。而分频器采用3片集成电路计数器74LS90,每片为1/10分频,3片级联则可获得所需的频率信号。而时间计数电路由74LS90组成,分为一个24进制电路和两个60进制电路。校时电路则由开关组成。设计方案一的设计原理图如图174LS48译码驱动74LS48译码驱动时十位计数位计数数时个位计数位计数数分十位计数位计数数分个位计数位计数数秒十位计数位计数数秒

7、个位计数位计数数无消抖动校时,校分控制电路555振荡器三级分频电路(74LS90)74LS48译码驱动74LS48译码驱动74LS48译码驱动74LS48译码驱动图1设计方案一的设计原理图3.2.2设计方案二20方案二的设计主要由晶体振荡电路,时间计数电路,校时电路,译码驱动电路。其中,时间计数电路用六个74LS90组成。校时电路主要由HD74KS00P组成RS触发器,而且加入消抖电路,达到了自动校时的效果。设计方案二的设计原理图如

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。