ISA总线与双口RAM芯片IDT7025的接口设计及应用

《ISA总线与双口RAM芯片IDT7025的接口设计及应用》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、总第4.卷第$!3期电测与仪表Z=KM4.2=M$!3/"""年第!!期[K8BA;;8C8DA)D?A;>C8DA:A<=D2=9M/"""!"#总线与双口$#%芯片!&’()*+的接口设计及应用韩丰田，高钟毓，王永梁（清华大学精仪系，北京!"""#$）摘要：结合静电支承控制系统的任务要求，分析了主机与%&’系统间的多种通信方式。对采用!(位)&*总线与双口+*,芯片)%-."/0的接口电路设计进行了重点讨论，最后给出一个在1)23#下采用中断方式对)%-."/0进行数据块读写的示例。关键词：双口+*,；)&*总线；数据通信；中断中图分类号：-’4"/文献标识码：5文章

2、编号：!""!6!43"（/"""）!!6""4.6"$!8.3/901373-:;8,3.5338!"#,<-0877<0=>?6/./0@!&’()*+R:DS8DNA<:D，T:=U7=DNH>，1:DNV=DNK<:DN（%8J:;AC8DA=L’;8BC8DA?:D@,8B7:D=K=NHW-?:XD<98;??@:A:B=CC>D??8@

3、:D8K8BA;=?A:A?J8D?<=DB=DA;=K?H?A8CM-78J:IJ8;L=B>?8?=DA78?:D@@>:K6J=;A+*,B7D?JAL>DBA<=DM23456/7-：@>:K6J=;A+*,；)&*E>?Q@:A:B=CC>DJA)引言要实现以上任务要求，有多种实现方式可供选在设计静电支承

4、控制系统时，我们选用4/位择。’G)总线数据传输速率高，足可以满足系统对传浮点%&’芯片-,&4/"G4!作为实现数字控制器的输速率的要求，但要求信号传输的物理距离要很硬件平台。为了满足实际应用的要求，需要设计的短，故难于满足本系统的要求。串行通讯虽然传输%&’控制系统体积小，并且能够脱离微机独立运距离较长，但数据传输速率又太低，同样难于满足行，这就需要%&’系统必须做成单独的控制装置，以上要求。)&*总线的传输距离和传输速率均介于而不能采用通常的基于微机内总线的板卡式结构。两者之间，经分析和验证能够满足本系统的任务要为了避免在%&’系统上另外设置人机接口，同时也求，故在系统设计时选用了基于

5、)&*总线的!(位为了充分利用微机上的软硬件资源，决定在调试阶数据交换方式。段通过微机实现对静电支承控制系统参数的实时主机与%&’系统间通过)&*总线通信，可有多监控，而微机与%&’控制系统间的数据信号交换采种方法实现。采用%,*方法实现双机通信的优点用双口+*,做为媒介来实现。是适合通信数据量大的场合，其缺点是双机不能同B系统要求分析及方案选择时访问存储器，在某一时刻只能作为某一个处理器控制系统要求%&’与双口+*,间的数据交换的存储器。而采用并行口锁存方法实现的双机通信在每个采样周期执行一次，系统采样频率约!"]RP，可以做到真正的并行通信，但通信的数据速率受到每次约/"个字长为!(位的

6、数据信息，因此，系统限制，效率较低。为了克服前面提到的两种通信方要求的数据交换速率约为$""^字节_秒。法的不足，可以采用双口+*,和S)SO实现双机通>A(>总第!"卷第#$%期电测与仪表&’()!"*’)#$%+,,,年第$$期-(./012/3(4.3561.7.809:850167.80302’8*’;)+,,,信；由于双端口<=4和>:>?的特殊结构，使得双一定程度上提高主机与双口<=4间的数据交换速机可以方便快捷地进行数据交换，大大提高了主机率，以便于使主机能够有更多的时间来处理和显示与@AB芯片的并行处理能力。接受到的控制系统状态信息。结合所承担的静电支承系统的实际要求，决定$

7、基于%&’()$*的接口电路采用双口<=4实现主机与@AB系统间的数据通基于:@E",+F的接口电路如下图所示。虚线左信。在系统设计时可以选择字长为C位或$D位的侧是:A=总线接口卡，右侧是设计的@AB应用系双口<=4芯片，实际系统中选用的:@E",+FG+F是统。:@E",+F具有两组独立的数据总线@$FJG@,J容量为CHI$D位的双端口静态高速<=4，其主要和@$F