《微机的存储器》课件

《《微机的存储器》课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章微机的存储器存储器是计算机中存储信息的部件。计算机的工作原理是把要处理的程序和原始数据提前存储在指定的存储器中，在工作时，由计算机自动而连续地从存储器取出程序中的指令并执行。5.1存储器的分类与组成在微机系统中，存储器有三个层次组成，即辅助存储器（外存）、主存储器（内存）和高速缓冲器（高缓）。高缓相比较速度最快、同样容量最小。高缓的引入较好的解决了存储器与CPU在速度上的协调性。存储器中除采用磁、光原理的辅辅助存储器外，其它存储器主要都是采用半导体存储器。本章重点介绍采用半导体存储器及其使用的方法存储器按它与CPU的连接方式不同，可分为内存储器和外存储器。通过CP

2、U的外部总线直接与CPU相连的存储器称为内存储器（简称内存或主存）。CPU要通过I/O接口电路才能访问的存储器称为外存储器（简称外存或二级存储器）。按存储器信息的器件和媒体来分，有半导体存储器、磁表面存储器、磁泡存储器和磁芯存储器以及光盘存储器等。一、半导体存储器的分类按使用的功能可分为两大类：随机存取存储器RAM(RandomAccessmemory)和只读存储器ROM(ReadOnlyMemory)。如图5.2二、半导体存储器的组成半导体存储器的组成框图如图5.3所示。它一般由存储体、地址选择电路、输入输出电路和控制电路组成。（一）存储体存储体是存储1或0信息的电路实

3、体，它由许多存储单元组成，每个存储单元赋予一个编号，称为地址单元号。而每个存储单元由若干相同的位组成，每个位需要一个存储元件。存储器的地址用一组二进制数表示，其地址线的位数n与存储单元的数量N之间的关系为：2n=N地址线数与存储单元数的关系列于下表中：（二）地址选择电路地址选择电路包括地址码缓冲器，地址译码器等。地址译码器用来对地址码译码。地址译码方式有两种：1.单译码方式（或称字结构）它的全部地址只用一个电路译码，译码输出的字选择线直接选中对应地址码的存储单元。2.双译码方式（或称重合译码）双译码方式如图5.4所示。它将地址码分为X和Y两部分，用两个译码电路分别译码。Ｘ向

4、译码又称行译码，其输出线称行选择线，它选中存储矩阵中一行的所有存储单元。Ｙ向译码又称列译码，其输出线称列选择线，它选中一列的所有单元。只有X向和Y向的选择线同时选中的那一位存储单元,才能进行读或写操作。（三）读/写电路与控制电路读/写电路包括读/写放大器、数据缓冲器（三态双向缓冲器）等。它是数据信息输入和输出的通道。外界对存储器的控制信号有读信号（ＲＤ）、写信号（ＷＲ）和片选信号（ＣＳ）等，通过控制电路以控制存储器的读或写操作以及片选。只有片选信号处于有效状态，存储器才能与外界交换信息。5.2随机存取存储器（RAM）一、静态随机存取存储器静态RAM芯片举例静态RAM芯片有2

5、114、2142、6116、6264等。例如：常用的Intel6116是CMOS静态RAM芯片，属双列直插式、24引脚封装。它的存储容量为2K×8位，其引脚及内部结构框图如图5.7所示：二、动态随机存储器动态RAM芯片举例Intel2116单管动态RAM芯片的引脚和逻辑符号如图5.10所示。Intel2116芯片的存储容量为16K×1位，需要14条地址输入线，但2116只有16条引脚。由于受封装引线的限制，只用了A0到A67条地址输入线，数据线只有1条(1位)，而且数据输入(DIN)和输出(DOUT)端是分开的，他们有各自的锁存期。写允许信号WE为低电平时表示允许写入，为高

6、电平时可以读出。综上所述，动态基本存储电路所需管子的数目比静态的要少，提高了集成度，降低了成本，存取速度快。但由于要刷新，需要增加刷新电路，外围控制电路比较复杂。静态ＲＡＭ尽管集成度低些，但静态基本存储电路工作较稳定，也不需要刷新，所以外围控制电路比较简单。究竟选用哪种ＲＡＭ，要综合比较各方面的因素决定。5.3只读存储器（ＲＯＭ）只读存储器的分类（一）不可编程掩模式MOS只读存储器（二）可编程存储器（三）可擦除、可再编程的只读存储器EPROM芯片实例----Intel2716（一）Intel2716的引脚与内部结构2716EPROM芯片的容量为2K×8位，采用NMOS工艺和

7、双列直插式封装，其引脚、逻辑符号及内部结构见图5.14（a）、（b）及（c）。（二）2716的工作方式2716的工作方式见表5.3所示：5.4存储器的连接本章要解决两个问题：一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器，另一个是存储器与ＣＰＵ的连接方法与应注意的问题。一、存储器芯片的扩充（一）位数的扩充用１位或４位的存储器芯片构成８位的存储器，可采用位并联的方法。例如，可以用８片２Ｋ×１位的芯片组成容量为２Ｋ×８位的存储器，如图5.15所示。这时，各芯片的数据线分别接到数据总线的各位，而地址线的相