DSP通信终结版

《DSP通信终结版》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、DSP复习题目一、填空题1、在数字信号处理过程中，模/数转换都要前进行低通滤波，其目的（抗混叠）。2、DSP芯片的一个主要特点是采用了哈佛结构，它与传统的冯—洛依曼结构的最主要的区别是（程序空间与数据空间分开,允许同时取指令和取操作数）。3、在TMS320C54X中，解决流水线冲突的办法是插入（若干条NOP）指令。4、执行下列指令后，如果此时系统相应的中断是（序号为16，即10H），则此中断的入口地址应为（3AC0）H。STM#3AA0H，PMST5、执行复位操作后，CPU状态寄存器ST0的值为（1800）H。6、用DSP实现FIR滤波，常用的数据延迟方式包括（线性缓冲区法）和（循

2、环缓冲区法）。7、执行下列指令后，如果此时系统相应的中断是内部定时器中断TINT0，则此中断的入口地址应为（3ECC）H。STM#3EA0H，PMST8、执行复位操作后，处理器工作方式状态寄存器（PMST）的值为（FF80H或FFC0H）。9、如果累加器A中的内容是00，1234，FE00H执行下列三条指令后T寄存器和累加器中的内容分别是(T=0002,A=0048D3F800H)。EXPASTT，EXPONENTNORMA10、在COFF文件格式中，默认的3个块为.text、.data和（.bss），未初始化的块由.bss和（.usect）两条汇编伪指令构成。11、在C54X的3

3、2位数据寻址中中，如果起始地址为偶地址，则下一地址在(高)地址（低、高）。12、延迟分支转移和非延迟分支转移的主要区别（节省两个机器周期，比非延时指令快，但直观性差）。13、DARAM是指在一个周期中可访问两次的RAM，但在访问DARAM时，必须是对（不同）的存储器块的访问，才能避免流水线的冲突。15、指令（PORTR和PORTW）可以完成对I/O空间的读写。14、如果状态寄存器ST1中的SXM=0，16位的数据E234H加到ALU中以后，将被符号扩展为40为的数据，该数用16进制数可表示为（000000E234）H。15、假设A累加器的内容为123456789AH，在执行下列指令

4、后，TEMP中的值为（1234H）。STHA，-8，TEMP16、桶形移位寄存器作用之一是实现数据的移位，如果A中的值为00,3456,789AH，B中内容为0，执行下列指令后，B累加器中的值为（0000345678H）。ADDA，-8，B17、数据存储器00A0H中的内容是4567H，执行下列指令后，A累加器中的内容是（00000000A0H）。LD#A0H，A18、直接寻址方式中，某指令译码后为0339H，且此时数据页指针DP=13H，则所寻址的数据存储器的地址为（09B9）H。19、执行下列两条指令后，定时器的中断周期是系统时钟周期的（2313）倍。STM#0100H，PRD

5、STM#0E28H，TCR20、如果累加器A中的内容是3F，FEB5，FE00H执行下列三条指令后T寄存器和累加器中的内容分别是（FFF9H,007FFD6BFCH）。EXPASTT，EXPONENTNORMA21、在外部总线的操作中，具有更高优先权寻址的是(数据寻址)（数据寻址、程序寻址）。22、在进行中断操作时，若要屏蔽某中断，则中断屏蔽寄存器（IMR）中的相应位应被（复位）（置位、复位）。23、浮点数0.125用Q.15格式表示为定点数为（1000H），用Q.13格式表示为(0400H)。24、锁相环（PLL）的主要作用是（频率放大和信号提纯,输出不同分频信频）。25、用来进

6、行累加器寻址的指令有（READA）Smem和(WRITA)Smem。26、TMS320C54X系列的DSP芯片的指令系统按功能可以分为（算术运算指令）、逻辑运算指令、程序控制指令、（加载和存储指令）等。27、DSP芯片的字长每增加一位，则其SQNR将增加（6dB）的增益。28、直接寻址方式中，基地址由数据页指针（DP）和堆栈指针（SP）给出。29、TMS320C54XDSP采用改进的哈佛结构，共有1组程序存储总线，（3）组数据总线和（4）组地址总线。30、DSP执行一条指令，需要通过取指、（译码）、（寻址）、取操作数和执行等阶段。31、I/O存储器可以用（2）条指令对I/O空间进行

7、寻址。32、时钟发生器由一个（内部振荡器）和一个（锁相环电路）组成。33、按数据格式分类，DSP芯片可分为（定点）式芯片和（浮点）式芯片。34、TMS320C5402DSP有（2）个定时器。35、实时数字信号处理技术的核心和标志是（实时处理）。36、DSP的狭义理解为（数字信号处理器），广义理解为（数字信号处理方法）。37、在直接寻址中，指令代码包含了数据存储器地址的低（7）位。当ST1中直接寻址编辑方式位CPL（=0）时，与DP相结合形成16位数据存储器地址；当ST