《集成电路原理》PPT课件

《《集成电路原理》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、集成电路原理集成电路概论集成电路（IntegratedCircuit，IC）芯片（Chip）硅片（Wafer）集成电路类型：功能：数字集成电路、模拟集成电路结构：单极集成电路、双极集成电路集成度：SSI,MSI,LSI,VLSI,ULSI,GSI集成电路的发展1.材料及器件1875年半导体硒光电导1906年提出硅无线电检波1935年硅检波二极管1947年点接触、结型晶体管1954年台面型晶体管1960年平面结型晶体管1960年MOSFET存在的主要问题电隔离1959年KurtLehovec提出PN结隔离RobertNocye提出平面工艺及氧化层上制作互联线的方法奠定了半

2、导体集成电路的技术基础1960年德州仪器JackKilby锗集成电路1960年商用集成电路包括：（2个晶体管、4个二极管、6个电阻、4个电容）1962年第一个MOSFET集成电路（16个N沟MOS）1962年TTL系列1972年IIL系列及ECL系列革命性的变化1970年半导体存储器（1kb）1972年微处理器（i4004,2250个MOS）集成度的提高SSI（<100,<100）,MSI（<1000,<500），LSI（10E5,2000）,VLSI（10E7,>2000）,ULSI（10E9）,GSI（>10E9）摩尔定律：集成度18个月提高两倍，特征尺寸减少为由I

3、ntel创始人之一GordonMoore1965年提出，起初为：集成电路上可容纳的晶体管数目，约每隔12个月增加一倍，性能也将提升一倍，1975年摩尔将12个月更改为18个月集成电路工艺方法1薄膜制备技术1.1外延薄膜汽相外延VPE（Vaporphaseepitaxy）：>1000℃还原反应：SiCl4+2H2=Si+4HClSiHCl3+H2=Si+3HCl热分解反应：SiHCl3=Si+2H2SiH4=Si+2H2可直接掺杂：n型掺杂磷烷（PH3）或三氯化磷(PCl3)p型掺杂乙硼烷（B2H3）或三氯化硼(BCl3)分子束外延MBE：超高真空10-10-10-11t

4、orr反应温度：500-900℃金属有机化合物化学气相淀积(Metal-organicChemicalVaporDeposition)MOCVD：常压或低压(10-100Torr)衬底温度为500-1200℃高纯有机源1.2薄膜淀积化学气相淀积（CVD）：常压化学气相淀积（APCVD）低压化学气相淀积（LPCVD（0.1-5torr300-900℃））等离子体增强化学气相淀积（PECVD）高密度等离子体化学气相淀积（HDPCVD）可淀积薄膜：Si3N4，SiO2，PSG，BSG，BPSG，FSG原料：SiH4正硅酸乙酯TEOS等物理气相淀积PVD蒸发：电阻电子束溅射：直

5、流溅射RF溅射RF磁控溅射1.3氧化温度：900-1200℃消耗46%Si湿法、干法自然氧化，栅氧化，场氧化，保护氧化，掺杂阻挡氧化氧化，垫，注入屏蔽，金属层间氧化层（CVD）1.4掺杂热扩散：950-1280℃PH3POCl3AsH3SbCl5B2H6BF3BBr3离子注入替位式掺杂，填隙式掺杂1.5光刻接触式（>5μ）接近式（2-4μ），扫描投影式（>1μ1:1），分步重复式（250-350nm），步进扫描式10μ负性1μ正性150nm：深紫外步进扫描90nm：极限紫外65nm：电子束45nm：离子束投影30nm：x射线刻蚀：干法、湿法半导体元器件的基本结构双极晶体

6、管有源元件：双极晶体管无源元件：电阻、电容、电感等单极晶体管（MOS场效应管、结型场效应管等）ENMOS、DNMOS、EPMOS、DPMOSCMOSBiCMOS采用同一工艺同时在芯片上制作双极晶体管及CMOS器件一.集成电路的基本制造工艺1.1双极集成电路的基本制造工艺器件的基本结构工艺流程1．衬底选择对于典型的PN结隔离双极集成电路来说，衬底一般选用P型硅。为了提高隔离结的击穿电压而又不使外延层在后续工艺中下推太多，衬底电阻率选ρ=100Ω·cm。为了获得良好的PN结面，减少外延层的缺陷，选用(111)晶向。隐埋层杂质的选择原则是：1.杂质固溶度大，以使集电极串联电阻

7、降低；2.高温时在硅中的扩散系数要小，以减小外延时埋层杂质上推到外延层的距离；3.与硅衬底的品格匹配好。以减小应力。因此最理想的院埋层杂质是砷(As)。设置隐埋层的目的：减小晶体管集电极的串联电阻，减小寄生PNP管的影响2．第一次光刻——N+隐埋层扩散孔光刻3．外延层淀积主要设计参数：外延层电阻率和外延层厚度4．第二次光刻——P+隔离扩散孔光刻目的：在硅衬底上形成孤立的外延层岛，以实现各元件间的电绝缘。此工艺称为标准隐埋集电极(standardburiedcollector，SBC)隔离工艺。在集成电路中P型衬底接最负电位，以使隔离结处于