低功耗CMOS集成电路设计方法的研究

低功耗CMOS集成电路设计方法的研究

ID:39854505

大小:2.13 MB

页数:60页

时间:2019-07-13

低功耗CMOS集成电路设计方法的研究_第1页
低功耗CMOS集成电路设计方法的研究_第2页
低功耗CMOS集成电路设计方法的研究_第3页
低功耗CMOS集成电路设计方法的研究_第4页
低功耗CMOS集成电路设计方法的研究_第5页
资源描述:

《低功耗CMOS集成电路设计方法的研究》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、合肥工业大学硕士学位论文低功耗CMOS集成电路设计方法的研究姓名:郭铭铭申请学位级别:硕士专业:电路与系统指导教师:窦建华20071201低功耗CMOS集成电路设计方法的研究摘要近年来,随着亚微米、深亚微米技术的发展和系统芯片技术的日益成熟,集成电路在集成度和性能方面不断获得提高;与此同时,系统复杂程度的提高以及各种移动设备的广泛使用,也使得电路功耗开始成为集成电路设计发展的重要瓶颈之一。集成电路的功耗问题己被提到与面积和速度同等重要的地位,低功耗设计已经成为衡量电子产品性能的重要指标。目前,作为主流的CMOS集成电路设计工艺,已被广泛应用在集成电路的低功耗设计中。高性能、低功耗CM

2、OS集成电路的设计方法已成为集成电路设计的一个焦点。本文首先按照动态功耗和静态功耗两大类别,详细阐述了CMOS电路的功耗产生的机理,对各种功耗进行了建模并讨论了功耗优化方法。其次设计一种带隙基准电压源电路,采用二次分压技术,降低了输出电压;同时采用了亚阈值技术,降低了电路的电源电压,进而降低了电路功耗,满足低压低功耗的设计要求,而且电路结构简单,容易实现。本文对降低阈值电压的低功耗设计方法进行深入研究,给出一种衬底偏置技术与准浮栅技术设计相结合的方法,进一步降低电路对电源电压的要求。并以两级运算放大电路为例,对提出的设计方案进行仿真验证。仿真结果表明,运放的最大开环增益约为72.5d

3、B,单位增益带宽为1.5MHz,相位裕量为53o,静态功耗为148/.tW,基本达到运放的设计要求。关键词:CMOS集成电路低压低功耗衬底偏置准浮栅ResearchonLowPowerCMOSIntegratedCircuitDesignABSTRACTTheintegration1evelandperformanceofintegratedcircuithavegainedenhancementwiththedevelopmentofsubmicron,deep。submicronandsystemonchiptechnologyinrecentyears.Meanwhile,th

4、eincreaseofsystemcomplexityandthewideapplicationofvariousmobiledevicesmakelowpowerachokepoint,whichplaysanimportantroleinthedevelopmentofintegratedcircuitdesign·Lowpowerdesignhasbecomeaprincipalindicatorthatusedtomeasureelectronlcproductperfbrmance.Nowadays,CMOSintegratedcircuitdesigntechnology

5、hasbeenwidelyappliedinthedesignoflowpowenHighperformanceandlowpowerCMOSintegratedcircuitdesignhasbeenafocusofintegratedcircuitdesign·ThispaperfirstanalyzesthepowerdissipationmechanismofCMOScircuitaccordingtoquiescentpowerdrainandkineticpowerdrain.Differentpowerdissipationsaremodeledandseveralop

6、timizationsarediscussed·Secondly,thispaperdesignsabandgapreferencevoltagesourcecircuit,whichemploysresistivesubdivisionandsubthresholdtechnology.Itreducesnotonlyoutputvoltagebutalsopowervoltage.Asaresult,thecircuitpowerdissipation1sreducedandthelowpowerrequirementissatisfied.Thirdly,thispaperal

7、soanalyzesthelowpowerdesignapproachthatusedtoreducethresholdvoltage.Basedonbulk—biasedandquasi-floating。gatetechnology,thispaperpresentsacircuitdesigntolowertherequirementofcircuitonpowervoltage.Thedesignissimulatedandvalidatedbyu

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。