CMOS集成电路低功耗设计方法.pdf

CMOS集成电路低功耗设计方法.pdf

ID:52529769

大小:284.42 KB

页数:4页

时间:2020-03-28

CMOS集成电路低功耗设计方法.pdf_第1页
CMOS集成电路低功耗设计方法.pdf_第2页
CMOS集成电路低功耗设计方法.pdf_第3页
CMOS集成电路低功耗设计方法.pdf_第4页
资源描述:

《CMOS集成电路低功耗设计方法.pdf》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第34卷第3期微电子学Vol134,№32004年6月MicroelectronicsJun12004文章编号:100423365(2004)0320223204CMOS集成电路低功耗设计方法徐芝兰,杨莲兴(复旦大学 专用集成电路与系统国家重点实验室,上海 200433)摘 要: 近年来,功耗问题已成为VLSI设计,尤其是在电池供电的应用中必须考虑的重要问题[1]之一。文章通过对CMOS集成电路功耗起因的分析,对CMOS集成电路低功耗设计方法和设计工具进行了深入的讨论。关键词:CMOS;集成电路;低功耗设计中图分类号:TN432文献标识码:ADesignMethodologyf

2、orLow-PowerCMOSIntegratedCircuitsXUZhi2lan,YANGLian2xing(StateKeyLaboratoryofASIC&Systems,FudanUniversity,Shanghai200433,P1R1China)Abstract:Inrecentyears,powerconsumptionhasbecomeamajorconcernfordesigningVLSIsystems,espe2ciallyinbattery2operatedapplications1ThroughtheanalysisofthesourceofCMO

3、SICpowerconsumption,designmethodsforlow2powerCMOSIC'sandasetofEDAtoolsarediscussedindetailinthispaper1Keywords:CMOS;Integratedcircuit;Low2powerdesignEEACC:2570D程中双管同时导通引起的瞬态电流而形成的功耗)1 引 言和负载电容的功耗(称为交流开关功耗,由对负载电容充放电电流引起的功耗);静态功耗主要是由漏电近年来,随着一些便携式电子系统,如笔记本电流引起的功耗(图1)。脑、PDA、手机等的广泛应用,集成电路的功耗也被提到与

4、面积和速度同等重要的位置。如果仍使用传统的技术,就可能负担相当重量的电池,或者电池的使用时间相当短;随着集成电路集成度的提高,在设计时若不考虑功耗问题,可能会使电路某些部分因功耗过大引起温度过高而导致系统工作不稳定或失效;功耗过大也会给封装带来很大困难。本文分别对CMOS集成电路的功耗来源和低功耗的设计方法及设计工具等进行了详细讨论。图1CMOS电路的功耗211 动态功耗2CMOS电路功耗的来源21111 交流开关功耗当反相器的输入为理想阶跃波时,对纯电容负CMOS电路中有两种主要的功耗来源:静态功载CL充放电所消耗的功率为交流开关功耗(图2)。耗和动态功耗。其中,动态功耗包括

5、短路电流引起的CMOS反相器的平均动态功耗为功耗(称为直流开关功耗或短路功耗,发生在跃变过2PD=aCLfVdd收稿日期:2003205210; 定稿日期:2003206225224徐芝兰等:CMOS集成电路低功耗设计方法2004年 式中,a为开关系数,即每个时钟周期中发生状参数:负载电容、时钟频率和电源电压。随着CMOS态变化器件的个数,CL为负载电容,f为电路的工集成电路尺寸的减小,栅电容和电源电压也相应减作频率,Vdd为电路的电源电压值。小,当门数固定、时钟频率提高时,由于功耗近似正比于频率和负载电容的一次方,而正比于电源电压的二次方,所以整个电路功耗将减小。图2CMOS

6、电路的交流开关功耗21112 直流开关功耗当反相器输入为非理想阶跃波时,在输入波上升沿或下降沿瞬间,存在P管和N管同时导通的区图4MOS电路的静态功耗域,由此引起的功耗称直流开关功耗或短路功耗。其值为:PL=VddIST式中,Vdd为电路的电源电压值,IST为短路电流值(见图3)。图5CMOS电路的漏电流3 低功耗设计方法311 工艺调整对低功耗设计的影响随着工艺的发展,沟道长度不断减小,金属层不断增加,对低功耗设计带来一定的影响。作为电路设计者,不可能去改变工艺上的参数,但是对这些工艺图3CMOS电路的直流开关功耗的了解有助于设计。[2]212 静态功耗31111Vt的优化从

7、理论上讲,CMOS电路在稳定状态下没有从随着工艺的进步和频率的不断提高,器件特征电源到地的直接路径,所以没有静态功耗。然而,在尺寸随之减小,氧化层的厚度也相应变薄,器件所能实际情况下,扩散区和衬底之间的PN结上总存在承受的电压降低,使电源电压减小,从而降低了功反向漏电流,该漏电流与扩散结浓度和面积有关,从耗。由于电源电压减小,阈值电压Vt必须从先前的而造成一定的静态功耗(参见图4),其值可表示为:017~110V下降到011~013V。但是,随着Vt的减Ps=VddIleakage小,漏电流

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。