《EDA技术简介》PPT课件

《《EDA技术简介》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、EDA应用技术刘建彬电子通信学院课程简介为什么要开这门课？课程的内容？学习目标/如何考察概述.2为什么要开这门课？开设本课程的目的是让学生对本专业相关主干专业课知识进行进一步的应用和实践，增强对专业的感性认识，为毕业后从事集成电路设计工作打下基础.概述.3EDA技术的应用EDA涉及的领域：包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。学习目标/如何考察通过本课程的学习，力求使学生根据工程

2、实际合理选择PLD器件，熟悉EDA设计方法及PLD器件设计流程，掌握MAX+plusⅡ安装方法，使学生熟悉基本逻辑单元的VHDL代码，加深EDA设计过程的理解，培养独立设计比较复杂的数字系统能力。第一章EDA技术简介培根说：－Historiesmakemenwise让我们先看看EDA的历史数字集成电路的发展晶体管（1955WilliamShockley）小中规模集成电路（1960年代）超大规模集成电路VLSIC(1970年代)专用集成电路ASIC（1980年代）PLD（1970年代）FPGA（Xilinx公司，1984年）好了，我们知道了“米”由来现在我们来学习“煮饭”的方法什

3、么是EDA电子设计自动化（ElectronicDesignAutomation）指设计者利用计算机及相关应用软件完成电子系统设计任务。EDA的三个阶段CADComputerAssistDesign70年代CAEComputerAssistEngineeringDesign80年代ESDAElectronicSystemDesignAutomation90年代CAD阶段1：选用各种逻辑门．触发器．寄存器．编码译码器。2：用Tango(Protel)等软件布线，焊接在PCB（PrintedCircuitBoard）上调试。现在还存在吗？CAE阶段（1980～1990）集成电路设计各

4、个阶段的集成工具的产生（原理图输入、编译和连接、逻辑模拟、测试码生成、版图自动布局、单元库的建立）实现从设计输入到版图输出的全程自动化ASIC芯片应用日益广泛专用集成电路ASIC（ApplicationSpecificIntegratedCircuit）CAE阶段的2大特点ASIC大行其道实现了设计的自动化但设计仍采用图形方式ESDA阶段使用HDL语言进行设计高层综合（行为级）取得进展物理设计和逻辑设计的融合，在设计初期就考虑芯片物理结构的影响可测试性设计广泛使用（JTAG）IP核大量使用EDA阶段的结果FPGA/CPLD器件取代部分ASIC器件应用系统设计者或者线路板设计者成

5、为芯片设计者本课程的就是：？学习如何使用可编程逻辑器件进行电子系统设计的方法一切都是命运一切都是烟云一切都是没有结局的开始·······－北岛EDA技术已经开始，那么她的结局是？EDA技术的终极目标是：？完成ASIC（专用集成电路）的设计和实现板级或者系统级的应用系统设计者也能设计IC(芯片)^_^，你、我……了不起吧？！！如何实现？3个途径FPGA/CPLD可编程ASIC半定制全定制ASICEDA技术ASIC技术数字ASIC混合ASICPCB设计途径一：使用可编程逻辑器件使用FPGA/CPLD特点：灵活性通用性好上市周期块对于小批量产品成本低途径二：半定制或者全定制ASIC分

6、类门阵列ASIC标准单元ASIC全定制ASIC特点价格低性能好具有知识产权，保密性好途径三：混合ASIC设计是前2种方法的混合体－>不是模拟和数字的混合体既具有FPGA可编程逻辑资源，也含有可调用的硬件标准单元模块（CPU,RAM,ROM,硬件加法器，乘法器锁相环）例如：ALTERA公司的Virtex-4系列，StratixII系列硬件描述语言：起源是电子电路的文本描述。最早的发明者：美国国防部，VHDL,1983大浪淘沙，为大者二：VHDL和VerilogHDL其他的小兄弟：ABEL、AHDL、SystemVerilog、SystemC。一个D触发器的VHDL代码例子--VH

7、DLcodeposition:p83_ex4_11_DFF1---------------------------------------------------------------------------------LIBARYIEEE;--USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF1ISPORT(CLK:INBIT;D:INBIT;Q:OUTBIT);ENDENTITYDFF1;ARCHITECTUREbhvOFDFF1ISBEGINPROCESS(CL