基于FPGA的数据缓存与转发系统设计【毕业论文】

基于FPGA的数据缓存与转发系统设计【毕业论文】

ID:439788

大小:312.81 KB

页数:33页

时间:2017-08-02

基于FPGA的数据缓存与转发系统设计【毕业论文】_第1页
基于FPGA的数据缓存与转发系统设计【毕业论文】_第2页
基于FPGA的数据缓存与转发系统设计【毕业论文】_第3页
基于FPGA的数据缓存与转发系统设计【毕业论文】_第4页
基于FPGA的数据缓存与转发系统设计【毕业论文】_第5页
资源描述:

《基于FPGA的数据缓存与转发系统设计【毕业论文】》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、本科毕业设计基于FPGA的数据缓存与转发系统设计27摘要利用EDA工具进行设计、仿真和验证,能够加速设计的过程,降低开发风险,缩短开发周期。本设计采用的是FPGA芯片,它的设计周期短、灵活,能够提高系统的可靠性和集成度。它能够以其优势来处理IP数据报中的数据,大大减轻了CPU的负担。另外,它可以应用于多种场合,降低功耗,为进一步研究IP数据报的缓存和转发的系统提供条件。在未来信息无所不在的时代,网络将依靠其灵活性、可扩展性,以及建网迅速、维护方便等优势,让人们真正享受到简单、方便、快捷的连接。本论

2、文的主要工作如下:首先,本文简单介绍了FPGA的结构、工作原理、优点、发展前景和设计流程。其次,本文介绍了IP数据报和TCP协议、UDP协议、ICMP协议的基本概念、格式和工作原理。然后,根据安全逻辑需求,本文进行了基于FPGA的数据缓存和转发系统的设计。文中列出了功能实现框图,该框图包含5个功能模块,分别是IP数据报的缓存模块、判断模块、计数模块、限流模块、转发模块。缓存模块主要实现IP数据报的缓存,为下面的判断模块打下基础;判断模块主要是判断报文头部的版本号、头长度、协议类型(TCP,UDP,

3、ICMP)等功能;计数模块实现了TCP、UDP和ICMP报文个数统计,以及这三种类型报文的总数;为了防止报文泛滥使得系统瘫痪,限流模块设定了接收正确报文的总数,如果超过设定值,报文将被过滤掉;转发模块实现报文目的地址的提取,并根据该目的地址将数据报转发到相应的端口上。最后,本论文采用VerilogHDL硬件描述语言编写了5个功能模块的源程序和测试程序,在Modelsim软件上进行了功能仿真。仿真结果表明,这5个模块已经实现了各自的基本功能。关键词:IP数据报;FPGA;TCP协议;UDP协议;IC

4、MP协议27AbstractUsingEDAtoolscandesign,simulationandverification.Itcanspeedupthedesignprocess,reducedevelopmentriskandshortenthedevelopmentcycle.ThisdesignusesaFPGAchip,itsdesigncycleisshortandflexible.ItCanimprovesystemreliabilityandintegration.Itcould

5、takeitsadvantagetohandlethedatainIPdatagrams,thusitcangreatlyreducetheCPU’sburden.Inaddition,itcanbeusedinmanyoccasions,andreducepowerconsumption.ItisforfurtherstudyofthecacheandtheIPpacketforwardingsystemprovidingconditions.Ubiquitousinthecominginfor

6、mationage,thenetworkwillrelyonitsflexibility,scalability,andrapidnetworkconstruction,easymaintenance,andotheradvantages,sothatpeoplereallyenjoythesimple,convenient,fastconnection.Themainworkofthispaperisasfollows:First,thisarticlesimplyintroducestheFP

7、GAstructure,workingprinciple,advantages,prospectsfordevelopmentanddesignprocesses.Secondly,thearticledescribestheIPdatagramandtheTCPprotocol,UDPprotocol,ICMPprotocol'sbasicconcepts,basicformatandwork.Then,accordingtosecuritylogicrequirements,thisartic

8、lehasconductedFPGA-baseddatacacheandforwardingsystemdesign.Thepaperliststhefunctionrealizationdiagram,Thediagramincludesfivefunctionalmodules,namely,IPpacketbuffermodule,thejudgingmodule,thecountingmodule,thecurrentlimitmodule,therelaymodule.C

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。