数字逻辑课件第4章更新4.ppt

数字逻辑课件第4章更新4.ppt

ID:48717096

大小:924.00 KB

页数:43页

时间:2020-01-26

数字逻辑课件第4章更新4.ppt_第1页
数字逻辑课件第4章更新4.ppt_第2页
数字逻辑课件第4章更新4.ppt_第3页
数字逻辑课件第4章更新4.ppt_第4页
数字逻辑课件第4章更新4.ppt_第5页
资源描述:

《数字逻辑课件第4章更新4.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、4.5.3三态缓冲器三态缓冲器(Three–stateBuffer)又称为三态门、三态驱动器,其三态输出受使能输入端的控制,当使能输入有效时,器件实现正常逻辑状态输出(逻辑0、逻辑1);当使能输入无效时,输出处于高阻状态,即等效于与所连接的电路断开。三态缓冲器的逻辑符号矩形符号1EN▽变形符号高有效使能原码输出低有效使能原码输出1EN▽高有效使能反码输出1EN▽低有效使能反码输出1EN▽三态缓冲器的VerilogHDL模型及仿真使能有效正常逻辑输出使能无效输出高阻三态缓冲器常用于多个数据源共享一根(组)公用线(总

2、线)G1G2AG2BABC译码器Y0Y1Y2Y3Y4Y5Y6Y7EN1/EN2/EN3SS0SS1SS2/SELP/SELQ/SELR/SELS/SELT/SELU/SELV/SELWSDATAPQRSTUVW当译码器的所有使能端有效时,SS2~SS0的组合使/SELP~/SELW在同一时刻只有一个有效,从而使8个数据源P~W中的一个驱动SDATA;当使能端无效时,则没有一个三态门被使能,输出均为高阻态。使能端SSI器件74LS125中含有四个独立的三态缓冲器,各自有独立的使能端,低有效。SSI器件74LS126

3、中含有四个独立的三态缓冲器,各自有独立的使能端,高有效。附录三:附录三:MSI器件74LS541中包含8个独立的三态门,并共用两个使能输入,逻辑图及逻辑符号如下:&.../G1/G2A1A2A7A8Y1Y2Y7Y8G1G2A1A2A3A4A5A6A7A8Y1Y2Y3Y4Y5Y6Y7Y874LS541逻辑符号具有整形功能思考:VerilogHDL建模?74LS541作为输入端口的应用举例G1G2A1A2A3A4A5A6A7A8Y1Y2Y3Y4Y5Y6Y7Y874LS541G1G2A1A2A3A4A5A6A7A8Y1

4、Y2Y3Y4Y5Y6Y7Y874LS541DB0DB1DB2DB3DB4DB5DB6DB7DB0DB1DB2DB3DB4DB5DB6DB7DB[0~7]微处理器D0D1D2D3D4D5D6D7DB0DB1DB2DB3DB4DB5DB6DB7译码器/IORQA0A1A2/RD用户输入用户输入/SELA/SELB端口A端口B思考:VerilogHDL建模MSI器件74LS245是一个8位三态总线收发器,一个使能输入端G,一个方向选择输入端DIR决定传输方向:DIR=1时,数据从A传到B;DIR=0时,数据从B传到A。

5、逻辑图及逻辑符号如下:GDIRA1A2A3A4A5A6A7A8B1B2B3B4B5B6B7B874LS245逻辑符号......&&/GDIRA1A8B1B8............具有整形功能00011dGDIRA1A2A3A4A5A6A7A8B1B2B3B4B5B6B7B874LS245总线A总线B控制电路/ENATOB/ENATOB8位三态总线收发器的VerilogHDL模型描述74LS245?使能有效,方向B→A使能有效,方向A→B使能无效,各自流动4.5.4多路选择器多路选择器(Multiplexers

6、)又称数据选择器、多路开关,常记为MUX。它是一种多路输入、单路输出的组合逻辑电路。记为n/1或n—1逻辑功能:当使能端EN有效时,在选择控制变量的控制下,从多路输入数据里选中一路送到输出端。n个选择控制变量的每种取值组合对应选中m=2n路输入数据中的一路送到输出端。多路选择器D0D1DmA0A1AnY······ENm=2n当使能有效时输入输出/ENCBAY/Y1ddd0000000100100011010001010110011101D0D0D1D1D2D2D3D3D4D4D5D5D6D6D7D7功能表一.常

7、用多路选择器的设计1.8选1多路选择器使能有效时Y的输出逻辑表达式?使能有效时Y的卡诺图?CBA0100011110&&&&&&&&≥18选1逻辑电路图8个数据输入端,其下标对应选择控制变量C、B、A状态组合的十进制值。低有效使能输入端选择控制变量输入端,C为高位。互补输出电路封装,逻辑符号74LS1518选1的VerilogHDL模型8选1的功能仿真输入输出/ENCBAY/Y1ddd00000001001000110100010101100111高阻高阻D0D0D1D1D2D2D3D3D4D4D5D5D6D6D

8、7D7功能表2.三态输出的8选1多路选择器&&&&&&&&≥1三态输出8选1逻辑电路图▽▽使能无效,输出高阻状态。使能有效,正常8选1功能电路封装,逻辑符号74LS251三态输出8选1的VerilogHDL模型out=1’bz;使能有效,8选1使能无效,输出高阻输入输出/GS1Y2Y3Y4Y1d000100001A2A3A4A1B2B3B4B功能表&&≥1&&≥1&&≥1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。