DSP芯片集成外设的开发.ppt

DSP芯片集成外设的开发.ppt

ID:49945276

大小:1.17 MB

页数:44页

时间:2020-03-04

DSP芯片集成外设的开发.ppt_第1页
DSP芯片集成外设的开发.ppt_第2页
DSP芯片集成外设的开发.ppt_第3页
DSP芯片集成外设的开发.ppt_第4页
DSP芯片集成外设的开发.ppt_第5页
资源描述:

《DSP芯片集成外设的开发.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第9章DSP芯片集成外设的开发引言中断DMA时序模块接口模块基于CSL的外设开发小结习题与思考题一、引言开发者可以利用这些片内外设接口方便与各种芯片相连,共同实现特定功能的电路系统。片内CPU的运行结果只有通过接口和其他器件完成输入输出才有实际意义。一个完善的系统必须要能够对DSP的集成外设进行正确合理的使用。DSP芯片和外设以及不同的存储空间进行信息传送时,有几种不同的传送方式(1)查询(polling)传送方式(2)中断(interrupt)传送方式(3)DMA传送方式一、引言二、中断利用中断可以实现C

2、PU和外设的同步操作、信号的实时响应和运行故障的快速处理等功能。中断源:引起中断的原因,以及发出中断申请的来源.根据中断源的性质不同,DSP芯片的中断可以分为硬中断和软中断两类.中断分为三种类型复位(RESET)中断不可屏蔽中断可屏蔽中断C54x根据芯片型号不同,有24~27个软件和硬件中断,共分为14个中断优先级,可以实现多任务嵌套。二、中断检测到有效的中断源信号后,CPU会自动停止当前指令的执行,转而去处理中断服务程序(ISR),这个过程称为中断响应。CPU根据控制寄存器判断是否执行中断服务程序二、中断

3、中断控制寄存器:中断标志寄存器(IFR,InterruptFlagRegister)中断屏蔽寄存器(IMR,InterruptMaskRegister)二、中断中断矢量:采用中断矢量来确定CPU响应每个中断时程序指针(PC)的跳转地址。C5000,C6000等系列DSPs芯片都采用了软件可重定位中断矢量形式。C54x系列的DSP为每个中断提供了一个中断矢量号,并在中断矢量表中提供了4个字的空间用于服务程序的存放。二、中断二、中断编写中断服务程序时应该注意如下几点:1)必须把在中断服务程序中使用到的寄存器值保

4、存到堆栈中(保护现场),返回时以相反的次序恢复这些值(恢复现场)。2)先保护BRC寄存器,后保护ST1;恢复时相反。3)与C语言混合编程,保存AR1、AR6和AR7。4)利用C语言实现中断服务程序,在函数名前使用关键字interrupt。此时中断服务程序将自动保护状态寄存器和辅助寄存器。二、中断三、DMA为降低CPU的负荷,通常都在DSP片内设计多通道的直接存储器访问(DMA)控制器。DMA控制器是独立于CPU的设备,一旦正确初始化后,就能独立于CPU工作,在CPU操作的同时实现片内存储器、片内外设以及外围

5、器件间的数据传输。DMA控制器提供了三种传输方式:1)元素传输只对一个数据进行读/写操作;2)帧传输将搬移一帧内的所有数据;3)块传输搬移块内所有帧的数据。三、DMA控制寄存器:DMSA:DMA子地址寻址寄存器(SubbankAddressRegister)DMSDI:子地址自增1的DMA子地址数据访问寄存器(SubbankAccessRegisterwithAutoincrement)DMSDN:不自增1的DMA子地址数据访问寄存器(SubbankAccessRegisterwithoutAutoincr

6、ement)三、DMA三、DMA为了访问一个特定的子地址寄存器,首先要向DMSA写入子地址,然后,才可以在物理空间中真正选定所要访问的寄存器DMSDI和DMSDN。此时,对子地址数据寄存器的操作就是对选定的寄存器内容的操作。由于DMA传输不需要CPU处理,因此在传输前需要提前确定好源地址、目的地址以及各自的修改方式、数据传输的宽度、数量以及传输时机等很多因素,这些因素都有对应的寄存器和控制比特。三、DMADMA需占用数据总线。DSP提供了两个引脚HOLD和HOLDA实现对DMA控制器、CPU的总线仲裁:外界

7、将DSP芯片的HOLD引脚置为低,DSP芯片响应外部DMA请求,当HOLDA变低时,DSP芯片将外部总线置为高阻状态,将总线控制权交出。外界将HOLD线变高,总线控制权重新交给DSP芯片。三、DMA四、时序模块1、PLL模块C5000系列的DSP芯片还采用了更加灵活的可编程PLL方式。时钟输入:PLL配置:四、时序模块15-121110-3210PLLMULPLLDIVPLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS比特位置比特域作用15-12PLLMULPLL倍频器11PLLDIVPLL

8、分频器10-3PLLCOUNTPLL计数值,用于设置PLL电路状态变化时的过渡时间长度2PLLON/OFFPLL使用/禁止控制位,和PLLNDIV共同控制PLL工作状态1PLLNDIVPLL时钟产生选择控制位,=0时DIV模式,=1时PLL模式0PLLSTATUSPLL状态指示位,=0时DIV模式,=1时PLL模式2、定时模块定时寄存器(TIM):位于数据空间的0024h单元。其中数据进行自减操作。定时周期寄存器

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。