集成外设及dsp/bios应用实例(上)

集成外设及dsp/bios应用实例(上)

ID:15017340

大小:1.14 MB

页数:31页

时间:2018-07-31

集成外设及dsp/bios应用实例(上)_第1页
集成外设及dsp/bios应用实例(上)_第2页
集成外设及dsp/bios应用实例(上)_第3页
集成外设及dsp/bios应用实例(上)_第4页
集成外设及dsp/bios应用实例(上)_第5页
资源描述:

《集成外设及dsp/bios应用实例(上)》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、集成外设及DSP/BIOS应用实例(上)本文将主要介绍C6000系列DSP的外设,分别从硬件接口特点、接口设计和接口设置等方面介绍了主机口HPI、多通道缓冲串口McBSP和直接存取控制器DMA/EDMA等外设。另外,介绍了如何利用DSP/BIOS操作系统提供的芯片支持库(CSL)访问和控制各个外设。1 集成外设资源概述C6000系列DSP在内部集成了丰富的外围设备(Peripherals),方便用于控制片外的存储器、主机以及串行通信设备。对于每种型号的外设资源都是不一样的,具体的需要查询该芯片的技术资料。   在C6000系列DSP中集成的外设资源有:   1.DMA与EMDA控制器DMA、E

2、DMA控制器最人的特点是可以在没有CPU参与的情况下完成映射存储空间中的数据搬移。这些数据搬移可以是在片内存储器、片内外设或是外部器件之间,而且是在CPU后台进行的。C620x/C670x内部集成了DMA外设,其特点如下: (1)DMA摔制器独立于CPU工作,具有单周期的数据吞叶率。 (2)四个通道,外加专用的辅助通道,每一个通道对十CPU的优先级可设置。 (3)32位寻址能力,可以对存储器映射空间的任何一个区域进行访问。 (4)传送数据支持8/16/32位字长。 (5)具有灵活的地址产生方式,有单通道分割(split-channel)操作模式。 (6)每次数据块传输完毕后,可以进行DMA通道

3、的自动初始化。 (7)传输操作可以由选择的同步事件触发。 (8)每个通道都可以触发中断事件。 C621x/C671x内部集成的是EDMA外设,其特点如下: (1)16个通道,EDMA可以对16个通道进行彼此独立的控制。 (2)连接:EMDA通道可以被连接起来,构成一个传输链。 (3)事件同步:每一个通道都有一个特定的事件来触发。 (4)主机接口HPI。主机口(HPI)是一个16/32位宽度的并行端口,主机可以通过它直接访问CPU的整个存储空间,包括C6000片内存储映射的外围设备。C62x/C67xHPI与CPU存储空间的互连是通过DMA控制器实现的。借助专门的地址和数据寄存器,通过DMA辅助

4、通道,完成HPI对存储空间的访问。主机和CPU都可以对HPI控制寄存器(HPIC)进行访问,主机还可以访问HPI地址寄存器(HPIA)和HPI数据寄存器(HPID)。对于C64x器件,CPU也可以访问HPIA寄存器。2.多通道缓冲串口McBSPC6000的多通道缓冲串口(McBSP)是存C2x和C54x的串口的基础上发展起来的,McBSP的功能包括: (1)全双工通信。 (2)两级缓冲数据寄存器,允许连续的数据流。 (3)收发独立的帧信号和时钟信号。 (4)可以与工业标准的编/解码器、AICs(模拟接口芯片)以及其他串行A/D,D/A接口。 (5)数据传输可以利用外部时钟,或者是片内的可编程时

5、钟。 (6)当利用DMA、McBSP服务时,串口数据读写具有自动缓冲能力。 3.外设存储接口EMIF EMIF是实现外设存储器与DSP无缝连接的桥梁,EMIF支持的存储器包括: (1)同步突发静态RAM(SBSRAM)。 (2)同步动态RAM(SDRAM)。 (3)异步器件(包括异步SRAM,ROM和FIFO等)。 (4)外部共享存储空间的操作。EMIF整个外部空间最大容量为64MB,分为4个空间(2E0~CE3,每个CE空间彼此独立,可以进行不同的访问控制,但是某些控制信号线是复用的,使用时一定要注意。数据总线宽度32bit,同时也提供8/16位存储器的读写支持。4.扩展总线XBUS扩展总线

6、(XBUS)是一个32位宽度的总线,支持多种异步外设、异步或同步FIFOs、PCI接口芯片和其他类型的外部主机。在主机口接口方面,扩展总线的功能较HPI有了很大增强。XBUS提供了曲种模式,即同步和异步主机口模式。异步模式相当于一个32位的HPI,同步模式支持多种协议的接口。目前在C6202和C6203中具有扩展总线XBUS功能。5.自举逻辑控制TIC6000系列DSP芯片使用多种加载方式。根据复位前管脚的状态执行相应的加载方式。目前提供的3种加载方式如下:(1)没有BOOT处理:CPU直接从地址0处开始运行。(2)ROM加载模式:通过DMA控制器,把存储在外部存储器里的程序加载到内部首地址0

7、处,在加载过程中,CPU已经脱离复位状态,但是仍处于stall状态。对于C620x/C670xDSP,要求程序代码必须是以Little-Endian模式存储在外部存储器中,尤其是ROM设备。(3)主机加载模式:在主机加载模式下,外部主机可以通过HPI接口读写访问CPU的存储空间,包括内部配置的寄存器,如EMIF控制寄存器或其他外设。一旦主机完成了所有的初始化工作后,必须置DSPINT为1,表示已经

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。